Input buffered switches (1)

Slides:



Advertisements
Similar presentations
EE384y: Packet Switch Architectures
Advertisements

1 Scheduling Crossbar Switches Who do we chose to traverse the switch in the next time slot? N N 11.
1 Outline  Why Maximal and not Maximum  Definition and properties of Maximal Match  Parallel Iterative Matching (PIM)  iSLIP  Wavefront Arbiter (WFA)
Belief-Propagation Assisted Scheduling in Input-Queued Switches S. Atalla 1, D. Cuda 2, P. Giaccone 1, M. Pretti 2 1 Politecnico di Torino 2 Italian National.
Router Architecture : Building high-performance routers Ian Pratt
Chen-Nien Tsai 2008/10/16 1 Wireless and Broadband Network Laboratory (WBNLAB) Dept. of CSIE, NTUT.
Submitters: Erez Rokah Erez Goldshide Supervisor: Yossi Kanizo.
Nick McKeown CS244 Lecture 6 Packet Switches. What you said The very premise of the paper was a bit of an eye- opener for me, for previously I had never.
Towards Simple, High-performance Input-Queued Switch Schedulers Devavrat Shah Stanford University Berkeley, Dec 5 Joint work with Paolo Giaccone and Balaji.
Algorithm Orals Algorithm Qualifying Examination Orals Achieving 100% Throughput in IQ/CIOQ Switches using Maximum Size and Maximal Matching Algorithms.
Making Parallel Packet Switches Practical Sundar Iyer, Nick McKeown Departments of Electrical Engineering & Computer Science,
Fast Matching Algorithms for Repetitive Optimization Sanjay Shakkottai, UT Austin Joint work with Supratim Deb (Bell Labs) and Devavrat Shah (MIT)
1 Input Queued Switches: Cell Switching vs. Packet Switching Abtin Keshavarzian Joint work with Yashar Ganjali, Devavrat Shah Stanford University.
Input Queue Switch Technologies Speaker : Kuo-Cheng Lu N300/CCL/ITRI.
1 Comnet 2006 Communication Networks Recitation 5 Input Queuing Scheduling & Combined Switches.
1 ENTS689L: Packet Processing and Switching Buffer-less Switch Fabric Architectures Buffer-less Switch Fabric Architectures Vahid Tabatabaee Fall 2006.
048866: Packet Switch Architectures Dr. Isaac Keslassy Electrical Engineering, Technion MSM.
CSIT560 by M. Hamdi 1 Course Exam: Review April 18/19 (in-Class)
048866: Packet Switch Architectures Dr. Isaac Keslassy Electrical Engineering, Technion The.
048866: Packet Switch Architectures Dr. Isaac Keslassy Electrical Engineering, Technion Scaling.
1 Internet Routers Stochastics Network Seminar February 22 nd 2002 Nick McKeown Professor of Electrical Engineering and Computer Science, Stanford University.
EE 122: Router Design Kevin Lai September 25, 2002.
CSIT560 By M. Hamdi 1 Packet Scheduling/Arbitration in Virtual Output Queues and Others.
CIST560 by M. Hamdi 1 Packet Scheduling/Arbitration in Virtual Output Queues: Maximal Matching Algorithms (Part II)
COMP680E by M. Hamdi 1 Course Exam: Review April 17 (in-Class)
1 Achieving 100% throughput Where we are in the course… 1. Switch model 2. Uniform traffic  Technique: Uniform schedule (easy) 3. Non-uniform traffic,
CSIT560 by M. Hamdi 1 Packet Scheduling/Arbitration in Virtual Output Queues and Others.
1 Netcomm 2005 Communication Networks Recitation 5.
048866: Packet Switch Architectures Dr. Isaac Keslassy Electrical Engineering, Technion Maximal.
048866: Packet Switch Architectures Dr. Isaac Keslassy Electrical Engineering, Technion Scheduling.
Distributed Scheduling Algorithms for Switching Systems Shunyuan Ye, Yanming Shen, Shivendra Panwar
1 Scheduling Crossbar Switches Who do we chose to traverse the switch in the next time slot? N N 11.
Pipelined Two Step Iterative Matching Algorithms for CIOQ Crossbar Switches Deng Pan and Yuanyuan Yang State University of New York, Stony Brook.
Localized Asynchronous Packet Scheduling for Buffered Crossbar Switches Deng Pan and Yuanyuan Yang State University of New York Stony Brook.
1 IP routers with memory that runs slower than the line rate Nick McKeown Assistant Professor of Electrical Engineering and Computer Science, Stanford.
Computer Networks Switching Professor Hui Zhang
Load Balanced Birkhoff-von Neumann Switches
Belgrade University Aleksandra Smiljanić: High-Capacity Switching Switches with Input Buffers (Cisco)
An Integrated IP Packet Shaper and Scheduler for Edge Routers MSEE Project Presentation Student: Yuqing Deng Advisor: Dr. Belle Wei Spring 2002.
Dynamic Networks CS 213, LECTURE 15 L.N. Bhuyan CS258 S99.
CS 552 Computer Networks IP forwarding Fall 2005 Rich Martin (Slides from D. Culler and N. McKeown)
1 Copyright © Monash University ATM Switch Design Philip Branch Centre for Telecommunications and Information Engineering (CTIE) Monash University
High Speed Stable Packet Switches Shivendra S. Panwar Joint work with: Yihan Li, Yanming Shen and H. Jonathan Chao New York State Center for Advanced Technology.
Summary of switching theory Balaji Prabhakar Stanford University.
Shivkumar Kalyanaraman Rensselaer Polytechnic Institute 1 Packet Switches.
Routers. These high-end, carrier-grade 7600 models process up to 30 million packets per second (pps).
ISLIP Switch Scheduler Ali Mohammad Zareh Bidoki April 2002.
Packet Forwarding. A router has several input/output lines. From an input line, it receives a packet. It will check the header of the packet to determine.
1 Performance Guarantees for Internet Routers ISL Affiliates Meeting April 4 th 2002 Nick McKeown Professor of Electrical Engineering and Computer Science,
Stress Resistant Scheduling Algorithms for CIOQ Switches Prashanth Pappu Applied Research Laboratory Washington University in St Louis “Stress Resistant.
Winter 2006EE384x1 EE384x: Packet Switch Architectures I a) Delay Guarantees with Parallel Shared Memory b) Summary of Deterministic Analysis Nick McKeown.
Belgrade University Aleksandra Smiljanić: High-Capacity Switching Switches with Input Buffers (Cisco)
Buffered Crossbars With Performance Guarantees Shang-Tse (Da) Chuang Cisco Systems EE384Y Thursday, April 27, 2006.
SNRC Meeting June 7 th, Crossbar Switch Scheduling Nick McKeown Professor of Electrical Engineering and Computer Science, Stanford University
Improving Matching algorithms for IQ switches Abhishek Das John J Kim.
Topics in Internet Research: Project Scope Mehreen Alam
Achieving Stability in a Network of IQ Switches Neha Kumar Shubha U. Nabar.
Using Traffic Models in Switch Scheduling Hammad M. Saleem Imran Q. Sayed June 3rd, 2002.
1 Chapter 7 Network Flow Slides by Kevin Wayne. Copyright © 2005 Pearson-Addison Wesley. All rights reserved.
scheduling for local-area networks”
Lower bound for the Stable Marriage Problem
Packet Forwarding.
Addressing: Router Design
Packet Switching (basics)
Chapter 7 Network Flow Slides by Kevin Wayne. Copyright © 2005 Pearson-Addison Wesley. All rights reserved.
Packet Scheduling/Arbitration in Virtual Output Queues and Others
Outline Why Maximal and not Maximum
Stability Analysis of MNCM Class of Algorithms and two more problems !
EE 122: Lecture 7 Ion Stoica September 18, 2001.
Scheduling Crossbar Switches
Presentation transcript:

Input buffered switches (1) Masoud Sabaei Assistant professor Computer Engineering and Information Technology Department, Amirkabir University of Technology

Introduction Input-buffered switches Two major problems Throughput limitation Because of head-of-line (HOL) blocking Need for faster switch fabric Need for more paths to output ports Arbitration Because of out port contentions Need for fast scheduling mechanisms (this chapter) در ابتدای پیدایش سوییچینگ بسته ای از روش بافرینگ در ورودی بکار برده می شد. بزرگترین مشکل سوییچهای با صف در ورودی مشکل محدودیت گذردهی بدلیل مسئله HOL می باشد. این امر باعث شد تا تمرکز بیشتری بر روی سوییچهای با بافر در خروجی بیشتر شود. در ابتدای پیدایش سوییچهای ATM سوییچهای با صف خروجی مناسب به نظر می رسیدند اما با افزایش نیاز به ظرفیت بیشتر (سرعت بالاتر و تعداد پورت بیشتر) محدودیت سرعت حافظه در بافر خروجی مشكل ایجاد كرد. به همین علت تمركز دوباره به سمت سوییچ های input-buffer و یا تركیب input-buffer و output-buffer معطوف شد. ضمنا كارهایی هم در جهت شبیه سازی output-buffer بر روی سوییچ input-buffer صورت گرفته است كه اغلب هزینه پیاده سازی بالا دارند. از دو مشكل اصلی سوییچ های input-buffer كه در بالا ذكر شده است اولی باید با افزایش سرعت فابریك سوییچ و یا افزایش مسیرها به سمت پورت های خروجی طوری كه چند cell بتوانند همزمان به پورت خروجی برسند، حل شود. مشكل دوم باید با مكانیزم های مؤثر scheduling كه بحث این فصل است حل شود. در مورد per-flow scheduling: مثلا یك صفحه وب كه از 20 بسته IP تشكیل شده می تواند یك flow محسوب شود كه نیازمندی های كیفیت سرویس یكسان دارند. پس اگر سوییچ بتواند flow ها را تشخیص دهد خوب است.

Input-buffered Switch Model With FIFO Queues

Input-buffered Structure With Virtual Output Queues

Scheduling in VOQ-based Switches Ai(t): The cell arrival process to input port i. Qij: The queue that the arrived cell at input port i and destined to output j is put into it. Lij(t): The queue length of Qij. Aij(t): the arrival process from input i to output j with an arrival rate of λij, and A(t) = {Aij(t), 1 ≤ i ≤ N and 1 ≤ j ≤ N}. If the arrivals to each input and each output are admissible, that is, then the set A(t) is admissible.

Scheduling in VOQ-based Switches Scheduling Algorithms: The arbitration process of a switch decides which cells at input buffers will be transferred to outputs.

Scheduling in VOQ-based Switches S(t) = [sij(t)]N×N: Service matrix A switch is defined to be stable, if the expected queue length is bounded, that is,

Bipartite Graph Matching Example

Factors to be considered in scheduling algorithm design Efficiency. The algorithm should achieve high throughput and low delay. In other words, select a set of matches with more edges in each time slot. Fairness. The algorithm should avoid the starvation of each VOQ. Stability. The expected occupancy of each VOQ should remain finite for any admissible traffic pattern. Implementation Complexity. The algorithm should be easy for hardware implementation. High implementing complexity will cause long scheduling time, which further limits the line speed of the switch.

Scheduling Algorithm Maximum Matching Maximal Matching Randomized Matching Algorithms Frame-based Matching Stable Matching With Speedup

Maximum Weight Matching

Maximum Weight Matching (MWM) A maximum weight matching algorithm achieves 100 percent throughput under any admissible traffic. MWM can be solved in time O(N3) LQF (longest queue first) OCF (oldest cell first) LPF (longest port first)

Maximum Size Matching Maximum size matching is a special case of the maximum weight matching when the weight of each edge is 1. The time complexity of MSM is O(N2.5)

Maximal Matching Parallel Iterative Matching (PIM) Iterative Round-Robin Matching (iRRM) Iterative Round-Robin with SLIP (iSLIP) FIRM (FCFS in round-robin matching) Dual Round-Robin Matching (DRRM) Pipelined Maximal Matching Exhaustive Dual Round-Robin Matching (EDRRM)

Maximal Matching Under any admissible traffic, a combined input- and output-queued (CIOQ) switch using any maximal matching algorithm achieves 100 percent throughput for any speedup s ≥ 2

Parallel Iterative Matching (PIM) این روش بر اساس انتخاب تصادفی بسته های منتظر در VOQ های ورودی كار می كند. در هر تكرار از الگوریتم سه مرحله انجام می شود كه در بالا ذكر شده است. در هر تكرار match های بیشتری یافته می شود. می توان آن قدر تكرار كرد تا همه match های ممكن یافته شوند. به عنوان مثال به شكل بالا توجه كنید كه یك تكرار الگوریتم را نشان می دهد. L(x,y)=z به این معناست كه z عدد cell قصد رفتن از ورودی x به خروجی y را دارند. در مرحله اول (request) همه درخواست ها ارسال می شوند. در مرحله دوم (grant) اگر پورت خروجی ای بیش از یك درخواست دریافت كند (مثل پورت خروجی 2)، به طور تصادفی یكی را انتخاب می كند. در مرحله سوم (accept) اگر پورت ورودی ای بیش از یك grant دریافت كرده باشد (مثل پورت ورودی 3)، به طور تصادفی یكی را انتخاب می كند. تحلیل نشان می دهد كه با این روش، در هر تكرار به طور میانگین 75% از match های باقی مانده یافته می شوند. یعنی الگوریتم در O(LogN) تكرار همگرا می شود. throughput این روش برای ترافیك uniform در صورت انجام یك تكرار 63% و در صورت انجام N تكرار 100% است. الگوریتم به خودی خود ساده است، اما پیاده سازی تابع تصادفی در سرعت های بالا هزینه بر است.

Parallel Iterative Matching (PIM)

Iterative Round Robin Matching (iRRM) این روش شبیه روش PIM است با این تفاوت كه به جای انتخاب تصادفی در هنگام تعدد request یا grant، از انتخاب نوبت گردشی استفاده می كند. برای این كار هر ورودی یك اشاره گر ai و هر خروجی یك اشاره گر gi دارد كه به نوبت فعلی اشاره می كند. به مثال توجه كنید: اگر یك خروجی بیش از یک درخواست بگیرد، به درخواست كننده ای grant می دهد كه در اولین مكان از محل اشاره گر روی حلقه یافته شود. ضمنا اشاره گر به بعد از این مكان منتقل می شود. اگر یك ورودی بیش از یك grant بگیرد به آن accept می دهد كه در اولین مكان از محل اشاره گر روی حلقه یافته شود. ضمنا اشاره گر به بعد از این مكان منتقل می شود.

Iterative Round Robin Matching (iRRM)

Iterative Round Robin Matching (iRRM)

Iterative Round Robin Matching (iRRM)

Iterative Round Robin with (iSLIP) روش iSLIP تفاوتش با روش قبلی در این است كه اشاره گرهای grant فقط در صورت پذیرفته شدن تغییر می كنند. این كار باعث می شود گرسنگی ایجاد نشود. چرا كه هر جفت match شده كمترین اولویت را پیدا می كند. مثلا در شكل بالا در step 3 اشاره گر g2 تغییر نمی كند. چرا كه grant داده شده توسط خروجی 2 پذیرفته نشده است. در حالی كه در مثال قبل مقدار این اشاره گر تغییر می كرد (در step 2 شكل صفحه قبل(

Iterative Round Robin with (iSLIP) روش iSLIP تفاوتش با روش قبلی در این است كه اشاره گرهای grant فقط در صورت پذیرفته شدن تغییر می كنند. این كار باعث می شود گرسنگی ایجاد نشود. چرا كه هر جفت match شده كمترین اولویت را پیدا می كند. مثلا در شكل بالا در step 3 اشاره گر g2 تغییر نمی كند. چرا كه grant داده شده توسط خروجی 2 پذیرفته نشده است. در حالی كه در مثال قبل مقدار این اشاره گر تغییر می كرد (در step 2 شكل صفحه قبل(

Iterative Round Robin with (iSLIP) روش iSLIP تفاوتش با روش قبلی در این است كه اشاره گرهای grant فقط در صورت پذیرفته شدن تغییر می كنند. این كار باعث می شود گرسنگی ایجاد نشود. چرا كه هر جفت match شده كمترین اولویت را پیدا می كند. مثلا در شكل بالا در step 3 اشاره گر g2 تغییر نمی كند. چرا كه grant داده شده توسط خروجی 2 پذیرفته نشده است. در حالی كه در مثال قبل مقدار این اشاره گر تغییر می كرد (در step 2 شكل صفحه قبل(

Iterative Round Robin with (iSLIP) روش iSLIP تفاوتش با روش قبلی در این است كه اشاره گرهای grant فقط در صورت پذیرفته شدن تغییر می كنند. این كار باعث می شود گرسنگی ایجاد نشود. چرا كه هر جفت match شده كمترین اولویت را پیدا می كند. مثلا در شكل بالا در step 3 اشاره گر g2 تغییر نمی كند. چرا كه grant داده شده توسط خروجی 2 پذیرفته نشده است. در حالی كه در مثال قبل مقدار این اشاره گر تغییر می كرد (در step 2 شكل صفحه قبل(

Iterative Round Robin with (iSLIP) روش iSLIP تفاوتش با روش قبلی در این است كه اشاره گرهای grant فقط در صورت پذیرفته شدن تغییر می كنند. این كار باعث می شود گرسنگی ایجاد نشود. چرا كه هر جفت match شده كمترین اولویت را پیدا می كند. مثلا در شكل بالا در step 3 اشاره گر g2 تغییر نمی كند. چرا كه grant داده شده توسط خروجی 2 پذیرفته نشده است. در حالی كه در مثال قبل مقدار این اشاره گر تغییر می كرد (در step 2 شكل صفحه قبل(