Activité Microélectronique GIP MIND Design SOI pour circuits haute tension Workshop VLSI – 2 juin 2016 Gilles Chaumontet

DESCRIPTIF DES 3 PROJETS ASIC Générateur de tension sinusoïdale HT moyenne puissance ( 60V 30W 250KHz) Générateur de tension carrée HT moyenne puissance (45V 30W 250KHz) Conditionneur d’un accéléromètre MEMS en -2,75 +2,75V et fourniture d’une HT 28V pour la gestion des amortisseurs VLSI Technologie retenue XFAB SOI 0,6µm 3 métaux (métal épais 7mA/µm) – 60V Run MLM – mutualisation silicium

VLSI ASIC générateur de puissance Module permettant de générer un signal carré de puissance >30W rms 45V – 250KHz –Cahier des Charges –Architecture –Résultats –Layout

Caractéristiques demandées –Entrée alimentation : 45V –Entrée commande TTL : 5V –Durée de l’impulsion commande : 25ms ±1 –Sortie puissance: 45V 250KHz sur charge complexe de type transformateur 30W min CDC : ASIC générateur de puissance Contraintes: –Intégrer le maximum de fonctions –Réduire au minimum le nombre de composants discrets –La solution doit pouvoir se loger dans un connecteur de Ø25mm et hauteur 15mm VLSI

Architecture ASIC générateur de puissance Contrainte : Techno 60V mais VGS Max 18V PMOS de sortie W/L 26000/2.5 NMOS de sortie W/L 13000/3 VLSI DC-DC 45V-5V Bandgap + Bias + Commande Oscillateur BT Transf 5V-45V MOS Puissance Oscillateur BT Puissance Oscillateur BT

Architecture ASIC générateur de puissance Simulations VLSI 2016 TEMP / Corner -10° TM0° TM27° TM50° TM75° TM27° WP27° WS Amplitude pic to pic fréquence275.5 KHz KHz241.4 KHz227.1 KHz216.9 KHz296 KHz249.3KHz Courant max et pic 1.19A 2.49A 1.23A 2.37A 1.29A 2A 1.31A 1.8A 1.32A 1.6A 1.15A 2.6A 1.23A 1.96A Puissance RMS34.5W35.4W36.6W36.2W35.7W31.3W34.88W VLSI

Architecture ASIC générateur de puissance layout VLSI Area: 2500 x 3400µm² MOS puissance (2x2) PMOS 26000/2,5µm NMOS 13000/3 µm Boitier: QFN 44 Bonding (Au/Al): 10mm wire length 0,5/ 0.4 A 1mm approximately 2.3/ 1.0A Mos puissance

Résultats de test sur Charge résistive Charge 32 Ohms Vpp= 40V I=1,25A VLSI

ASIC générateur de puissance Module permettant de générer un signal sinusoïdal de puissance >30W rms 60V – 250KHz –Cahier des Charges –Architectures –Résultats –Layout La techno 60V ne dispose que de plots qualifiés 46V  Plot 60V développé conjointement avec XFAB (risque potentiel – plot non testé) Comparaison des performances des deux versions Les appels de courants sont très différents VLSI Alternative préliminaire au circuit de type « CARRE »

Caractéristiques demandées –Entrée alimentation : ALIM 60V –Entrée commande TTL : 5V –Durée de l’impulsion commande : 25ms ±1 –Sortie puissance: 50V 250KHz sur charge complexe de type transformateur 30W min CDC : ASIC générateur de puissance Contraintes: –Intégrer le maximum de fonctions –Réduire au minimum le nombre de composants discrets –La solution doit pouvoir se loger dans un connecteur de Ø25mm et hauteur 15mm VLSI

Architecture ASIC générateur de puissance VLSI Oscillateur type pont de Wien Étage de sortie dimensionné pour 2 A Amplificateur + étage puissance Filtre + Gain intermédiaire Vref Oscillateur

ASIC générateur sinus de puissance Simulations VLSI 2016 oscillateur -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS composants actifs Amplitude pic to pic fréquence246542Hz247893Hz247445Hz248348Hz248898HZ245972Hz thd0.9%0.85% 0.73%0.78%0.8% filtrage -10° TM 27° TM 50° TM75° TM27° WP Composants actifs 27° WS composants actifs Amplitude pic to pic fréquence246439Hz247237Hz247635Hz248849Hz249445Hz thd1.1%0.9% 0.67%0.77%1.4% ampli -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS composants actifs Amplitude pic to pic fréquence245796Hz247641Hz247837Hz248305Hz249450Hz245972Hz thd1.5% 1.4%1.15%2.3% Gain VLSI

ASIC générateur sinus de puissance : simulations -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS Composants actifs Amplitude pic to pic fréquence245857Hz247708Hz248175Hz248169Hz249184Hz thd2%1.9%1.8%1.6%1.3%7.3% Gain ° TM 27° TM 50° TM75° TM27° WP Composants actifs 27° WS composants actifs Prms33.4W36W35.4W33.2W33.7W35.1W VLSI Sortie puissance (OUT non inv) simulé à 4 températures -10, 27, 50 et 75°

VLSI Gestion des courts-circuits en sortie (CDC client)

Architecture ASIC générateur de puissance layout VLSI Area: 3200 x 3500µm² MOS puissance (2x2) PMOS 48000/2,5µm NMOS 42000/3 µm Boitier: QFN 44 Bonding (Au/Al): 10mm wire length 0,5/ 0.4 A 1mm approximately 2.3/ 1.0A Mos puissance

MOS Puissance RES Poly détection CC Oscillateur Wien + Filtre + Ampli Vue partielle ASIC SINUS VLSI Ligne alimentation (courant)

ASIC MEMS ASIC permettant de conditionner le signal issu d’un capteur de pression MEMS –Cahier des Charges –Architectures –Résultats –Layout VLSI

Caractéristiques demandées –Entrée alimentation : +/-2,75V –LDO interne, alimentation du MEMs –Processus de calibrage et compensation –Filtrage de la mesure 30Hz –Mise en forme du signal (amplification sortie analogique) –VCO –Réglage des gains –Pompe de charge 28V –Mode de test CDC : ASIC MEMS MEMS en développement (hors MIND) –Pont de Wheatstone –2 corps d épreuve actifs –2 corps d’épreuve inerte –Point de polarisation à la masse –2 amortisseurs VLSI

ARCHITECTURE VLSI

RESULTATS Pression Pa 27°C Vout instr mV Sans offsetVout mV ΔFe Hz Fe Hz Hertz/VI nA mV pA VLSI

Résultats Simulations Sortie VCO Vs pression  TESTS prévue en JUIN 2016 VLSI

Layout conditionneur MEMS 3000 x 2700µm²  Tests courant juin 2016 VLSI

Merci de votre attention ! Bilan et Perspectives activités ASIC Bilan : Design de 4 circuits ( 3+1)- Avril 2015 à Février personnes - 2 ETP - ( le circuit générateur sinus avait fait l’objet d’une étude préalable de faisabilité) Tendance actuelle de nos demandes client : Interface de sortie moyenne puissance Haute température ciblé techno XFAB 225°C Obsolescence de composants Conditionnement ASIC de capteur pour intégration SiP ( système in package) - lien système embarqué Perspectives :Obtenir des contrats clients (idéalement en partenariat avec un laboratoire) ou valorisation projet technique Laboratoire

ARCHITECTURE Détail VCO VLSI 2016