Logika a.

Slides:



Advertisements
Similar presentations
Logic Gates.
Advertisements

Saulės vėjas suteiks kilovatus Daugelyje knygų teigiama, kad žodis Europa yra kilęs iš semitiško žodžio EREB – “tamsa”, “saulėlydis”, “vakarai” EREB.
Mengenal Gerbang Logika (Logic Gate)
Universal Gates Sum of Products Products of Sum
A Programmable Logic Device Lecture 4.3. A Programmable Logic Device Multiple-input Gates A 2-Input, 1-Output PLD.
SYEN 3330 Digital SystemsJung H. Kim Chapter SYEN 3330 Digital Systems Chapter 2 – Part 1.
In a not gate, if the input is on(1) the output is off (0) and vice versa.
In this module you will learn: What the various logic gates do. How to represent logic gates on a circuit diagram. The truth tables for the logic gates.
Atmintinė.
LOGIC GATES Logic generally has only 2 states, ON or OFF, represented by 1 or 0. Logic gates react to inputs in certain ways. Symbol for AND gate INPUT.
XOR and XNOR Logic Gates. XOR Function Output Y is TRUE if input A OR input B are TRUE Exclusively, else it is FALSE. Logic Symbol  Description  Truth.
Sneha.  Gates Gates  Characteristics of gates Characteristics of gates  Basic Gates Basic Gates  AND Gate AND Gate  OR gate OR gate  NOT gate NOT.
Exclusive OR Gate. Logically, the exclusive OR (XOR) operation can be seen as either of the following operations:exclusive OR (XOR) 1. A AND NOT B OR.
Chapter-3: BOOLEAN ALGEBRA & LOGIC GATES Analysis and logical design.
Muzikos ženklų karuselė
AND Gate Inputs Output Input A (Switch) Input B (Switch) Output Y (Lamp) 0 (Open) 0 (OFF) A B Lamp.
How does a Computer Add ? Logic Gates within chips: AND Gate A B Output OR Gate A B Output A B A B
Combinational Logic Analysis. Basic Combinational Logic Circuits AND-OR logic AND-OR logic AND-OR logic produces an SOP expression. AND-OR logic produces.
Logic Gates and Boolean Algebra Introduction to Logic II.
Vaizdinė užduotis. Kuriose iš šių valstybių galima pamatyti tokius gyvenamuosius namus? Jemene Tanzanijoje Mongolijoje Indonezijoje A B C D 1.
Duomenų struktūros KTU1 / 47 Kontrolinis – 2014 spalio d. Kontrolinis – tai teorinių žinių apie Java kalbos struktūras patikrinimas Bus vykdomas:
Basic Gates and ICs 74LS00 Quad 2-Input NAND gate 74LS02 Quad 2-Input NOR gate 74LS04 Quad 2-Input NOT gate 74LS08 Quad 2-Input AND gate 74LS32 Quad 2-Input.
Network address translation Tinklo adresų vertimas
Chapter 5 Combinational Logic 组合逻辑
Eng. Mai Z. Alyazji October, 2016
Logic Gates Practical Objective: to develop an understanding of logic circuits and truth tables.
Logic Gates, Boolean Algebra and Karnaugh Maps
Exclusive OR Gate.
SYSTEM OF PROGRAMMING BUDGET
Algoritmai ir duomenų struktūros (ADS)
Digital Signals Digital Signals have two basic states:
Regresijos determinuotumas
Smart none of us are as smart as all of us. smart none of us are as smart as all of us.
Skaičiai a.
Įvairialytės sandūros. MDP dariniai
8. Natūralus nedarbo lygis ir Filipso kreivė
Darbą parengė: Viktorija Drūteikaitė IT2
Robert Andruškevič AT27D.   Tai yra operacinė sistema, daugiausia naudojama išmaniuosiuose telefonuose, nors ją galima įdiegti ir kituose mobiliuosiuose.
Universitetų reitingai
Algoritmai ir duomenų struktūros (ADS)
Loginė kompiuterio architektūra ir mikroprocesorius
Rikiavimo - Rūšiavimo algoritmai
Informacija kaip naudotis skaidrių demonstravimu (SLIDE SHOW) 
Nijolė Kriščiūnienė PASCAL Nijolė Kriščiūnienė
Įvestis.
Simbolinė informacija
Kas yra arduino ? Parengė:Karolis Šumskis ir Mokytoja ekspertė Elena Šišenina.
Duomenų struktūros ir algoritmai
Šlapimo nelaikymo korekcija: Vilniaus miesto Universitetinės ligoninės patirtis Dr. Gediminas Mečėjus I-ji Lietuvos uroginekologijos draugijos konferencija,
Antrosios kartos interneto technologijos
Regresijos determinuotumas
Tekstiniai uždaviniai
Mikroprocesorius 2.
3-4 klasei Matematika Trupmenos Jurgita Grajauskienė Spec
Programų sistemų testavimas
VANDEX SUPER Hidroizoliacinis sluoksnis
Svarbiausi baltymų sintezės komponentai
Discrete Mathematics CS 2610
Klaviatūra.
Lecture 20: Combinatorial Circuits I
Function Notation “f of x” Input = x Output = f(x) = y.
Binary Logic.
Department of Electronics
Digital Logic Design Basics Combinational Circuits Sequential Circuits.
Eng. Ahmed M Bader El-Din October, 2018
Simonas Vaicekauskas IT3 grupė
Arithmatic Logic Unit (ALU). ALU Input Data :  A0-A3  B0-B3 Output Data :  F0 – F3.
SYEN 3330 Digital Systems Chapter 2 – Part 1 SYEN 3330 Digital Systems.
Lesson 3.3 Writing functions.
Presentation transcript:

Logika a

Konjunkcija IR daugyba Disjunkcija ARBA sudėtis Inversija Loginės operacijos Konjunkcija IR daugyba Disjunkcija ARBA sudėtis Inversija Vilniaus universitetas, Fizikos fakultetas a

Disjunkcija , ARBA , sudėtis X0 X1 Y 1 IEC MIL/ANSI DIN Disjunkcija , ARBA , sudėtis Vilniaus universitetas, Fizikos fakultetas a

Konjunkcija, AND, loginė daugyba IEC, MIL/ ANSI DIN There are three symbols for AND gates: the American (ANSI or 'military') symbol and the IEC ('European' or 'rectangular') symbol, as well as the deprecated DIN symbol. For more information see Logic Gate Symbols. MIL/ANSI SymbolIEC SymbolDIN SymbolThe AND gate with inputs A and B and output C implements the logical expression Konjunkcija, AND, loginė daugyba Vilniaus universitetas, Fizikos fakultetas a

Pirso funkcija, ARBA-NE Funkcijos x1 x2 Funkcija 00 01 10 11 žymėjimas pavadinimas f0 0 0 0 0   f1 0 0 0 1 x1 x2 konjunkcija f2 0 0 1 0 x1 x2 draudimas f3 0 0 1 1 x1 f4 0 1 0 0 x2 x1 f5 0 1 0 1 x2 f6 0 1 1 0 x1 x2 sudėtis moduliu 2, XOR f7 0 1 1 1 x2 Vx1 disjunkcija f8 1 0 0 0 x2 x1 Pirso funkcija, ARBA-NE f9 1 0 0 1 x1  x2 ekvivalentiškumas f10 1 0 1 0 ^x2 f11 1 0 1 1 x2 x1 implikacija f12 1 1 0 0 ^ x1 f13 1 1 0 1 x1 x2 f14 1 1 1 0 x1 |x2 Šeferio funkcija, IR-NE f15 1 1 1 1 1 sudėtis moduliu 2 – funkcija, kuri lygi vienetui tik tuomet, kai 1 lygus tik vienas iš kintamųjų x1 ir x2; ši funkcija angliškoje literatūroje vadinama XOR arba x1x2 funkcija ir žymima taip: f(x) = x1  x2 = x1 x2 + x2 x1 Vilniaus universitetas, Fizikos fakultetas a

Loginiai ventiliai IR, ARBA, NE Vilniaus universitetas, Fizikos fakultetas a

Vienskiltis sumatorius 1 & 1 1 1 1 Vienskiltis sumatorius 1 1 & 1 1 1 1 1 1 1 Vilniaus universitetas, Fizikos fakultetas a

Vienskiltis sumatorius (su pernaša) Vilniaus universitetas, Fizikos fakultetas

o ją realizuojanti loginių elementų schema : Dvejetainių skaičių sudėčiai reikia sujungti tiek vienos skilties sumatorių, kiek skilčių turi sudedami skaičiai. Keturių skilčių skaičių sudėties operacija atrodo sekančiai: Dvejetainių skaičių sudėčiai reikia sujungti tiek vienos skilties sumatorių, kiek skilčių turi sudedami skaičiai. Keturių skilčių skaičių sudėties operacija atrodo sekančiai: Dvejetainių skaičių sudėčiai reikia sujungti tiek vienos skilties sumatorių, kiek skilčių turi sudedami skaičiai. Keturių skilčių skaičių sudėties operacija atrodo sekančiai:                                                                                                                                                                                                                                                                                                                                              o ją realizuojanti loginių elementų schema bei 4-ių skilčių pilno sumatoriaus žymėjimas tokie: o ją realizuojanti loginių elementų schema bei 4-ių skilčių pilno sumatoriaus žymėjimas tokie: o ją realizuojanti loginių elementų schema bei 4-ių skilčių pilno sumatoriaus žymėjimas tokie:                                                                                                                                                                                                                                                                                                                                                          Dvejetainių skaičių sudėčiai reikia sujungti tiek vienos skilties sumatorių, kiek skilčių turi sudedami skaičiai. Keturių skilčių skaičių sudėties operacija atrodo taip: o ją realizuojanti loginių elementų schema :                                                                                                                    Vilniaus universitetas, Fizikos fakultetas

1 S R Q S(tn) R(tn) Q(tn) Q(t0) 1 - trigeris & Q(t0) 1 - & S R Q Statinės atmintinės ląstelė (trigeris) Jeigu Aktyvūs S, R =“0” (inversiniai įėjimai) Pasyvūs S, R = “1” or “3rd state”, => Vilniaus universitetas, Fizikos fakultetas a

diodas Vilniaus universitetas, Fizikos fakultetas a

Vilniaus universitetas, Fizikos fakultetas

npn (pagrindiniai emiterio srities krūvininkai yra elektronai) tranzistoriaus pagrindiniai veikimo principai: Bazės-emiterio pn sandūra sujungta tiesiogiai, todėl elektronai pasiekia bazės sritį. Bazės sritis labai plona ir mažai legiruota (nedaug skylių), todėl tik nedidelė dalis iš emiterio “atkeliavusių” elektronų rekombinuoja, o kita dalis lieka bazės srityje. Bazės-kolektoriaus sandūra yra “atbulinė” kolektoriaus elektronams ir bazės skylėms, bet tiesioginė į bazę patekusiems emiterio elektronams. Šiuos elektronus traukia prie kolektoriaus prijungtas teigiamas maitinimo šaltinio kontaktas. Todėl didžioji dalis bazėje esančių emiterio elektronų įveikia bazės-kolektoriaus pn sandūrą ir patenka į kolektoriaus sritį, taip sukurdami kolektoriaus srove IC. Kuo didesnis UB1 potencialas, tuo mažesnis barjeras emiterio elektronams Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

Vienpolių tranzistorių su valdančiąja pn sandūra (a, b), MDP tranzistorių su indukuotuoju kanalu (c,d) ir MDP rranzistorių su pradiniu kanalu (e,f) sutartiniai grafiniai žymėjimai: a, c,e - su n kanalu; b,d.f – su p kanalu Vilniaus universitetas, Fizikos fakultetas

Tranzistorinio invertoriaus schema Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

Vilniaus universitetas, Fizikos fakultetas

3 būsenų schema išrinkimas išvestis įvestis Vilniaus universitetas, Fizikos fakultetas a

Kombinatorius formuotuvas buferis 3 etapų logika Kombinatorius formuotuvas buferis Vilniaus universitetas, Fizikos fakultetas a

3 būsenų schema išrinkimas išvestis įvestis Vilniaus universitetas, Fizikos fakultetas a

1 S Q R Trigeris (Loginės ir principinė scemos) Vilniaus universitetas, Fizikos fakultetas a

Dinaminės atmintinės ląstelė Valdymas (adresai) Duomenys Dinaminės atmintinės ląstelė Vilniaus universitetas, Fizikos fakultetas a

Vilniaus universitetas, Fizikos fakultetas

Klausimai ir pertrauka Vilniaus universitetas, Fizikos fakultetas a