Test Based on Current Monitoring: I DDq Testing.

Slides:



Advertisements
Similar presentations
MC542 Organização de Computadores Teoria e Prática
Advertisements

So this is Christmas Então já é Natal And what have you done E o que você tem feito Another year over Um outro ano se encerra And new one just begun.
MO Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.
Gotas de Crystal So this is Christmas Então já é Natal And what have you done E o que você tem feito Another year over Um outro ano se encerra And new.
Digital Integrated Circuits© Prentice Hall 1995 Design Methodologies Design for Test.
Chapter 3 Fault Modeling
ESCALONAMENTO DE TAREFAS
(use and form).  We use it to compare people or things. Usa-se para comparar pessoas ou coisas. e.g. – That t-shirt is cheaper than this one.
CMP238: Projeto e Teste de Sistemas VLSI Marcelo Lubaszewski Aula 2 - Teste PPGC - UFRGS 2005/I.
Slides based on Kewal Saluja
Fault-Tolerant Systems Design Part 1.
Introduction to CMOS VLSI Design Introduction Manoel E. de Lima David Harris - Harvey Mudd College.
Model-Driven Development Maturity Model Tatiana Ribeiro Hipólito.
CHALLENGES IN EMBEDDED MEMORY DESIGN AND TEST History and Trends In Embedded System Memory.
Copyright 2005, Agrawal & BushnellVLSI Test: Lecture 19alt1 Lecture 19alt I DDQ Testing (Alternative for Lectures 21 and 22) n Definition n Faults detected.
Test de Circuitos Integrados
FEP 114 – Aula 3b. Objetivo: Determinar o intervalo de temperatura em que os calorímetros utilizados podem ser considerados ideais. Determinar o calor.
Administração 2°semestre - Aula 2 Classificação dos Sistemas de Informação.
DABPMaio 2009 Cálculo de uma poligonal Universidade do Algarve Instituto Superior de Engenharia Licenciatura em Engenharia Topográfica Disciplina de Topografia.
Algoritmos de Busca Heurísticos. Sumario Heurísticos –Best-first –Greedy best-first –A * –Algoritmos de Busca local –Hill-climbing Metaheuristicos –Simulated.
IDDQ Signatures1 New Graphical I DDQ Signatures Reduce Defect Level and Yield Loss (U. S. Patent Pending) New Graphical I DDQ Signatures Reduce Defect.
1 Até aqui a nossa discussão dos fenómenos eléctricos concentraram-se em cargas em repouso CORRENTE ELÉCTRICA Consideraremos agora as situações que envolvem.
Conceitos Fundamentais: da Moral à Bioética José Roberto Goldim.
1 Exemplo: Velocidade de Migração num Fio de Cobre Então por que uma luz quando ligada acende instantaneamente? O campo eléctrico que impulsiona os electrões.
Class Design Project - Test Generation 1 Class Design Project Test Generation Hillary Grimes III ELEC Project Presentation April 26, 2007.
EE 587 SoC Design & Test Partha Pande School of EECS Washington State University
1 Adaptive On-Chip Test Strategies for Complex Systems V. Stopjaková Department of Microelectronics, STU Bratislava, Slovakia.
ACCESS IC LAB Graduate Institute of Electronics Engineering, NTU Fault-tolerant Multicore System on Network-on-Chip Presenter: Parhelia.
Scanning electron microscope (SEM)
Robust Low Power VLSI ECE 7502 S2015 On Effective IDDQ Testing of Low-Voltage CMOS Circuits Using Leakage Control Techniques ECE 7502 Class Discussion.
ECE 7502 Project Final Presentation
Fault-Tolerant Systems Design Part 1.
Robust Low Power VLSI ECE 7502 S2015 Minimum Supply Voltage and Very- Low-Voltage Testing ECE 7502 Class Discussion Elena Weinberg Thursday, April 16,
Test and Test Equipment Joshua Lottich CMPE /23/05.
Fault-Tolerant Systems Design Part 1.
Fault modeling is the translation of physical defects into a mathematical construct that can be operated upon algorithmically and.
Final Exam Review. Homework Notes Pay attention to significant digits Should not have more significant digits in answer than in problem Example: HW1 #1.1.
Copyright © 2010 Houman Homayoun Houman Homayoun National Science Foundation Computing Innovation Fellow Department of Computer Science University of California.
Um ambiente para avaliação. Objetivos Explicar conceitos e termos da avaliação Descrever paradigmas de avaliação e técnicas utilizadas no design de.
-Dinesh Somasekhar, Shih-Lien Lu, Bradley Bloechel, Greg Dermer, Konrad Lai, Shekhar Borkar and Vivek De Solid-State Circuits Conference, ESSCIRC.
SOC Design Lecture 2 Lecture Goal. YOUPYO HONG, DGU Our Final Goal in This Course is To Design AHB-compatible SRAM controller.
automático sandro.al®slidemusical So this is Christmas. Então é Natal. And what have you done? E o que você fez? Another year over Outro ano termina.
Lecture 5: Design for Testability. CMOS VLSI DesignCMOS VLSI Design 4th Ed. 12: Design for Testability2 Outline  Testing –Logic Verification –Silicon.
Robert L. Boylestad Introductory Circuit Analysis, 8ed. Copyright ©1997 by Pearson Education, Inc. Upper Saddle River, New Jersey All rights reserved.
Robert L. Boylestad Introductory Circuit Analysis, 8ed. Copyright ©1997 by Pearson Education, Inc. Upper Saddle River, New Jersey All rights reserved.
© 2005, it - instituto de telecomunicações. Todos os direitos reservados. Ciência Encontro com a Ciência e Tecnologia em Portugal Lisboa, Portugal,
Sistemas Operativos Multiprogramação; Multiplexação; Memória Física; Memória virtual; Trabalho/Job - Processo/Process/Task - Thread.
Sistemas Operativos Introdução. Sistema Operativo - definição De maneira menos informal podemos definir Sistema Operativo, como sendo o Software fundamental.
Arduino CHIP. Pins analógicos – (1 de 2) Recordar: Analog In - pin 0 ao 5 – analog to digital Recebe sinais analógicos e transforma-os em sinais digitais.
COMPONENTES BÁSICOS DE UM COMPUTADOR Processador – Memória – Bus/Barramento – Periféricos.
POTENCIAL DE AÇÃO CARDÍACO. PA – CÉLULA MUSCULAR CARDÍACA Principal diferença entre o PA no neurônio e na célula muscular é que na célula miocárdica.
COUPING WITH THE INTERCONNECT
Capítulo 1 - Conceitos Fundamentais Elétricos Prof. Marco Pereira Escola Náutica Infante D. Henrique Departamento de Engenharia Marítima Noções de Eletricidade.
I MPORTÂNCIA DA E LETROMECÂNICA NA A GROPECUÁRIA O presente trabalho tem como objetivo propor uma crescente análise das rápidas e profundas inovações tecnológicas.
FELIZ NATAL John Lennon.
الاسبوع الإرشادي.
دانشگاه شهیدرجایی تهران
تعهدات مشتری در کنوانسیون بیع بین المللی
Índice Interacção radiação - matéria na atmosfera Aveiro 2008.
O Mercado  Os Economistas estudam e analisam o funcionamento de uma série de instituições, no intuito de determinarem a forma como são usados os recursos.
OLNEY JONER A estação de solda é uma ferramenta essencial em bancadas eletrônicas, onde sua utilização é destinada.
АВЛИГАТАЙ ТЭМЦЭХ ҮНДЭСНИЙ ХӨТӨЛБӨР /танилцуулга/
Test Data Compression for Scan-Based Testing
Chapter 6 File Systems 6.1 Files 6.2 Directories
Planejamento de Risco JACQUE TORRES, PMP. Objetivo Delimitar os riscos do Projeto e delimitar um plano de ação. Praticamente um exercício de futurologia.
PUC por um Semestre - PIUES Termoquímica Calor de reação.
CELULAR NA EDUCAÇÃO BÁSICA: RAZÕES PARA DIZER SIM Palloma Tayná Landim Gontijo - Letras TECNÓFILO.
VALOR AGREGADO Para agregar valor, deve-se ir além, inovar, ser criativo, ousar e correr o risco de ser imitado e de não poder cobrar mais pelo que faz.
Presentation transcript:

Test Based on Current Monitoring: I DDq Testing

Up to now, fault-tolerance has been based on the observation of system logic states. The next slides describe a new paradigm: decide if the system is correct or faulty by observing the current (I DDq ) consumption. This approach is also based on HW redundancy, since extra logic is placed on-board or on-chip in the form of dedicated chips or IP-cores, respectively.

Em 1963 Frank Wanlass (Fairchild Semiconductor) publicou o conceito de circuito CMOS. Ocorreu- lhe que um circuito CMOS usa muito pouca potência quando em standby, na verdade a única corrente que fluiria seria a corrente de leakage. What is IDDq?

Reference Paper: Mark W. Levi in his ITC’1981 paper (“CMOS is most Testable”, Proceedings of ITC’81, pp ). What is IDDq?

What is IDDq? Faulty Behavior

What is IDDq? Faulty Behavior

What is IDDq? Mede a corrente de entrada em condição de steady state. Nenhum caminho direto entre V DD e Gnd. Sem defeito -> alta impedância entre V DD e Gnd no estado quiescente! Se o IC puxa corrente -> defeito!

n Determinar o threshold u Muito alto (qual o problema?) u Muito baixo (qual o problema?) Dificulties involved with I DDq Monitoring

Dificulties involved with I DDq Monitoring

Devemos jogar todos os CIs com I DDq anormal no lixo, mesmo que passem em outros tipos testes? Dificulties involved with I DDq Monitoring Sim !

Types of Defects Detected by I DDq Monitoring

n O teste de I DDQ é mais difícil para 130-nm ou processos menores, porque o ruído no circuito dificulta a distinção entre o dispositivo bom e o com falha. I DDq and Technology Scaling

Goal: I DDQ fault coverage of 95% or greater I DDq Fault Coverage

n Módulos Monitores On-Board Chips monitores que são colocados na placa Techniques for Measurements (1)

n Módulos Monitores On-Board Chips monitores que são colocados na placa Techniques for Measurements (1)

On-Board Test Controller (or Automatic Test Equipment ) Synchronization n Módulos Monitores On-Board Chips monitores que são colocados na placa Techniques for Measurements (1)

n Módulos Monitores On-Chip Núcleos IP monitores que são colocados on-chip Techniques for Measurements (2) ICCD 1988

Techniques for Measurements (2) n Módulos Monitores On-Chip Núcleos IP monitores que são colocados on-chip

Techniques for Measurements (2) n Módulos Monitores On-Chip Núcleos IP monitores que são colocados on-chip

Techniques for Measurements (2) n Módulos Monitores On-Chip Núcleos IP monitores que são colocados on-chip

Techniques for Measurements (3)

1K x 1bit SEU-Tolerant SRAM Chip with Core Size: 3.5 X 4.6mm 2 Techniques for Measurements (3)

Thank you for your attention