1 EE התקני מוליכים למחצה פרק 12 טרנזיסטור MOS פרופ' אבינעם קולודני

2 EE טרנזיסטור MOS: הרעיון P NN SourceDrain VDVD VSVS +Vg נקרא גם FET או MOSFET (Field Effect Transistor)  למדנו קודם:  קבל MOS  נלמד עכשיו:  קבל MOS משולב עם שתי דיודות. זהו טרנזיסטור!

3 EE תזכורת: צומת בממתח הפוך כמבודד NN 0V +V 1 +V 2 P-type

4 EE מבנה תלת ממדי וסמל סכמטי Drain VDVD Source VSVS P NN W L Vg G D B S

5 EE מבט מלמעלה וחתך בטרנזיסטור MOS W L NN SourceDrain VDVD VSVS Gate L

6 EE Field-effect transistor patent (Lilienfeld 1928)

7 EE לב הטרנזיסטור הוא קבל MOS Gate Voltage V g Gate Charge Q g Total -Q inv -Q dep VTVT Metal Oxide P-type Semiconductor Vg

8 EE חישוב הזרם בטרנזיסטור MOS P NN SourceDrain VDVD VSVS +Vg

9 EE קיבלנו קשר לינארי G S D B I DS V DS Trans-Resistor = Transistor

10 EE חישוב קצת יותר מדויק של הזרם

11 EE חישוב ע"י אינטגרציה (אותה תוצאה)

12 EE אפייני זרם-מתח של טרנזיסטור G S D B V GS

13 EE תופעת הרוויה בזרם הטרנזיסטור

14 EE השתנות עובי שכבת המיחסור

15 EE "תופעת הצביטה" (pinch-off) Linear region Strong Saturation Onset of saturation

16 EE תחום אומי ("לינארי") Schematic view of an n-channel under bias below pinch-off.

17 EE תחום רוויה

18 EE סדרת ציורים של פתרון פוטנציאל דו-ממדי  המקור: S. Dimitrijev, “ Interactive MATLAB Animations forUnderstanding Semiconductor Devices”  ההתקן:  גובה פס ההולכה מוצג ע"י עצמת צבע אדום, וגם כמשטח מעל מישור x-y 0 Volts VgVg VdVd x y

19 EE Vg=0 Vd=0.4

20 EE Vg=V FB Vd=0.4

21 EE Vg=1 Vd=0.4

22 EE Vg=2 Vd=0.4

23 EE Vg=3 Vd=0.4

24 EE Vg=4 Vd=0.4

25 EE Vg=5 Vd=0.4

26 EE Vg=0 Vd=2.0

27 EE Vg=V FB Vd=2.0

28 EE Vg=1 Vd=2.0

29 EE Vg=2 Vd=2.0

30 EE Vg=3 Vd=2.0

31 EE Vg=4 Vd=2.0

32 EE Vg=5 Vd=2.0

33 EE Vg=3 Vd=5

34 EE מהלך פסי אנרגיה ליד פני השטח

35 EE תחומי הפעולה של הטרנזיסטור: קטעון, אוהמי (לינארי), רוויה G S D B V GS x V DS (V) I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V ResistiveSaturation V DS = V GS - V T

36 EE MOSFET Analogy: Cutoff region (V g <V T ) “source” “drain” No water flow because of the barrier “gate”

37 EE MOSFET Analogy: Linear region Strong inversion everywhere (V g >>V T ) Higher V g means lower barrier; Water flows down to the drain “source” “drain” “gate”

38 EE MOSFET Analogy: Still in Linear region V d is a little higher, but still strong inversion everywhere “source” “drain” This means deeper drain; Stronger water flow “gate” Previous Vd level

39 EE MOSFET Analogy: saturation region (V d =v g -V T ) Weak inversion near the drain “source” “drain” Even deeper drain: more current; This is the edge of saturation “gate”

40 EE MOSFET Analogy: deeper saturation (V d >v g -V T ) “source” “drain” “Waterfall” formed; Water current flow cannot grow further; It is saturated and independent of V d “gate”

41 EE סיכום מודל הזרם בטרנזיסטור MOS

42 EE P NN SourceDrain VDVD VSVS Vg N-MOS Channel=N N PP SourceDrain VDVD VSVS Vg P-MOS Channel=P G S D B G S D B Source of Electrons Source of Holes

43 EE אפייני NMOS בהשוואה ל- PMOS (a)n-channel. V D, V G, V T, and I D are positive; (b)p-channel. All quantities negative.

44 EE MOS transistors Types and Symbols D S G D S G G S D NMOS Enhancement NMOS PMOS Depletion (V T <0) Enhancement S G D B S G D B

45 EE Cross-Section of CMOS Technology

46 EE מודל לאות קטן

47 EE Transfer characteristics (Linear region)

48 EE Transfer characteristics (Saturation region)

49 EE אפקט המצע body effect

50 EE אפקטים בהתקנים קטנים (short channel effects) -4 V DS (V) x 10 I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V x V DS (V) I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V ResistiveSaturation V DS = V GS - V T Long ChannelShort Channel

51 EE "אפקט התקצרות התעלה"

52 EE Threshold Variations V ds

53 EE Velocity Saturation

54 EE Sub-Threshold Conduction

55 EE MOSFET – Equivalent Circuit

56 EE קיבול השער של הטרנזיסטור

57 EE Source/Drain junction Capacitances

58 EE Parasitic Resistances

59 EE סיכום

60 EE