“NVM Duet: Unified Working Memory and Persistent Store Architecture” Ren-Shuo Liu, De-Yu Shen, Chia-Lin Yang, Shun-Chih Yu, Cheng-Yuan Michael Wang Sungmin Koo sm.koo1989@gmail.com

Index Background Introduction Data Consistency vs. Bank-Level Parallelism Data Durability vs. Write Speed NVM Duet Evaluation

Background Structure of PCM(Phase Chang Memory) cell 2-states Amorphous state(high resistance, 0) Polycrystalline state(low resistance, 1) Read and Write mechanisms of PCM RESET(writing bit “0”) Heat the phase change material Short latency High power consumption SET(writing bit “1”) Sustained low voltage pulse Long latency Low power consumption To read the state of phase change material, a low enough voltage pulse is applied to the material. Electrode : 전극 PCM(Phase Chang Memory) – 상의 변화에 따라 0,1구분 Amorphous state : 무정형 // crystalline : 다결정질 저항의 차이로 bit(0 or 1) 구분 Set은 높은 온도에서 낮은 온도로 만드는 것이기 때문에 시간이 오래 걸리고 낮은 전압을 유지해 주어야 함

Background MLC PCM ‘Iterative programming’ technique The large resistance difference between the amorphous state and the polycrystalline state makes it possible to store multiple bits per PCM cell ‘Iterative programming’ technique Iterative programming 때문에 MLC에서 latency가 길고 energy가 많이 필요하다.

Background Characteristics Comparison PCM memory system architectures 속도 - DRAM > PCM > NAND flash 수명 – PCM이 NAND보다 좋음 Read write latency 특히 write latency가 dram에 비해서 길기 때문에 main memory로 쓰기 위해서는 성능향상이 필요 DRAM에 비해 PCM은 density->scalability, non-volatile에 장점이 있지만 write latency, endurance, energy consumption이 높기 때문에 3가지 향상을 위한 연구가 중점적으로 진행 중이다. : PCM이 DRAM 대체 : DRAM과 PCM을 parallel하게 사용 (CPU가 모두 접근가능) : DRAM을 cache나 buffer로 이용 Hybrid를 사용하면 DRAM과 PCM의 장점을 모두 취할 수 있음

Introduction NVM technologies have gained a lot of attention recently. Non-volatile, byte-addressability SCM blurs the line between working memory and persistent store. Enable the construction of large-scale working memory High density, scalability, MLC technique Alternative to conventional persistent store. can be connected to CPUs via a direct memory access path Ordinary load, store instruction(previous study) SCM will play the role of both working memory and persistent store at the same time. NVM duet Guarantee consistency and durability not require advance partitioning of PCM resources between persistent store and working memory All the management is transparent to applications. Non-volatile, byte-addressability 때문에 SCM(Storage class memory)라고 불림 Nvm duet은 working mem과 p-store를 동시에 제공한다.

Data Consistency vs. Bank-Level Parallelism Achieve consistency mechanism Persistent update mechanisms at the software level Journaling, shadow update Enforcing ordering writes at the hardware level Consistent update Issues write requests to create N3’ and N4’ Issuing write requests to create N1’, which points to N2, N3’, and N4’ Issue a barrier 저널링 : 쓰기 요청 발생시 데이터의 원래 저장 위치가 아닌 저널 영역이라는 별도의 위치에 먼저 기록하고 기록된 데이터를 주기적으로 데이터의 원래 위치에 write하는 기법 //write도중 전원이 나가도 저널이나 hdd중 하나의 영역에는 남아 있기 때문에 신뢰성 증가 Barrier : 프로그램이 write request(root node)가 persistent sotre에 반영되지 않았다는 것을 하드웨어에게 알려주기 위해 프로그래머에 의해 코딩된다.

Data Consistency vs. Bank-Level Parallelism Figure 3(a) displays a schedule that respects the barriers. Figure 3(b) shows if the barriers were not present. Figure 3(c) have knowledge of the use case for each write A, B, and G belong to working memory The others belong to persistent store 각각의 write정보가 working mem인지 persistent store인지 알아야 함.

Data Durability vs. Write Speed Resistance drift PCM’s limited non-volatility The resistance of PCM cells drifts upward Occur data losses The write speed can be estimated based on the target band allocation A small ΔR is used for a narrow target band to prevent the iterative write from completely missing the target band. 델타R : write pulse Target band는 분석에 의해 정해짐(수식을 이용하는 것 같음) Non-volatile 시간 길어 지면 margin이 짧아지고 델타R이 줄어듦으로 write latency는 증가한다.

NVM Duet HW/SW Interface Built on recently proposed software framework(NV-heap, Mnemosyne) Programmers declare persistent data in the PCM main memory(keywords) Link persistent data to a reserved virtual address space (PersistSpace) AllocMap(one bit each PCM frame) Convey to the memory controller the OS’s knowledge of the use case of each piece of data software framework는 persistent data를 관리 한다. OS가 VPA와 PFN를 MAPPING 해줌 (frame에 persistent data 저장) 그리고 indexing, garbage collection을 위한 metadata는 는 PCM main memory에 유지 AllocMap은 각각의 PCM 프레임당 1개의 bit로 working memory로 사용되는지 persistent store로 사용되는지를 controller가 알 수 있도록 도와준다. Set : working memory으로 사용중인 경우 // 아니면 reset함 컴퓨터 부팅시에 모든 bit가 reset됨(memory로 사용되는 것이 초기에는 없기 때문) – 모두 persistent store Chip resistance parameter 2개 -> 서로 다른 retention 보장하기 위함(뒤에 설명)

NVM Duet Duet Scheduler fully exploit the bank-level parallelism Rule 1: Writes to working memory can be scheduled regardless of barriers. Rule 2: Writes to persistent store are prioritized over writes to working memory if a barrier is pending in the memory controller. Bank-level parallelism을 최대한 이용하는 방법의 scheduling AllocMap을 확인하여 working memory data인지 persistent store data인지 알 수 있다.

NVM Duet Dual-Retention PCM Architecture Dual-Retention PCM chips Provide two access modes with different retention guarantees Command interface(mode signal) Smart Refresh Remove unnecessary refreshing operation Data의 손실을 막기 위해 사용하는 refresh는 overhead가 크다. Data 손실을 막기 위하여 refresh를 수행해야함 Refresh를 줄이면 overhead도 줄고 전력 소비량도 감소함.

Evaluation

Evaluation

References Haros Volos, Andres Jaan Tack, and Michael M.Swift. Mnemosyne: Lightweight Persistent Memory. Ju-Young Jung and Sangyeun Cho. Memorage: Emerging Persistent RAM based Malleable Main Memory and Storage Architecture. 유승훈, 이은지, 반효경. Design and Implementation of a Write Efficient Journaling File System for Phase Change Memory. Eunji Lee, Hyokyung Bahn, and Sam H. Noh. Unioning of the Buffer Cache and Journaling Layers with Non-volatile Memory. Fei Xia, Jin Xiong, and Ning-Hui Sun. A survey of Phase Change Memory System.

Q&A