Small Signal Amplifier Design Example Session 7 Small Signal Amplifier Design Example
Driving Amplifier Design Example 設計一2.4GHz Output Driving Amplifier 規格: Frequency range 2.4-2.483GHz Gain 12dB VSWR 2.0 P1dB 10 dBm PIP3 20 dBm DC supply 2.5V HMD 20 dBc 中華大學電機系 田慶誠
Selection of Active Device: BFP420 Check bias and frequency range for optimum gain, output power and noise figure. 中華大學電機系 田慶誠
Selection of Active Device: BFP420 Bias for optimum output power IC, MAX=35mA x 90% (安全範圍) = 31.5mA VCE, MAX=4.5V 中華大學電機系 田慶誠
Selection of Active Device: BFP420 IMAX=32mA ICQ=16mA VMAX=4.5V VMIN=0.35V VCEQ=2.4V 中華大學電機系 田慶誠
Selection of Active Device: BFP420 Power Output Estimation ICQ= 0.5 IMAX= 16mA VCEQ= 0.5 x (VMAX + VMIN)= 2.4V (VCC=2.5V) P1dB= 0.5 x ICQ x (VCEQ - VMIN) = 16.4mW = 12.15dBm ZOPT= (VCEQ - VMIN) /ICQ= 128W 若集極看到128W負載,輸出功率將滿足10 dBm要求 中華大學電機系 田慶誠
Selection of Active Device: BFP420 Power Gain Estimation MSG 17.5dB 比規格多出5.5dB的安全範圍 中華大學電機系 田慶誠
Selection of Active Device: BFP420 Noise Figure Estimation NF 1.5 dB 中華大學電機系 田慶誠
Bias Circuit Design 中華大學電機系 田慶誠
Bias Circuit Design IC=16mA VCE=2.4V VBE=1.03V IC/10 中華大學電機系 田慶誠
Bias Circuit Design Include Package Model 中華大學電機系 田慶誠
Bias Circuit Design 中華大學電機系 田慶誠
Stability and Maximum Power Gain Unstable band: 20MHz-2GHz MSG S21 K 中華大學電機系 田慶誠
Bias and Stabilizing Circuit Design High Pass Stabilizing Circuit Stabilized band: Freq < 2GHz 中華大學電機系 田慶誠
Bias and Stabilizing Circuit Design Decrease Inductance of L1 3nH 6nH L1=10nH L1=100nH 中華大學電機系 田慶誠
Stabilized Maximum Power Gain L1=3nH, GMAX=15.6dB 中華大學電機系 田慶誠
Available Power Gain Circle in GS Plane GMS 中華大學電機系 田慶誠
Operating Power Gain Circle in GL Plane GML 中華大學電機系 田慶誠
I/O Complex Conjugate Matching Frequency = 2.445 GHz GMAX = 15.6 dB (保留3.6dB以應付元件誤差及損耗) VSWR1= VSWR2= 1.0 Input Matching: GMS = 0.605-173 Output Matching: GML = 0.416-65.8 中華大學電機系 田慶誠
Input Matching Network Design GMS* GMS* 中華大學電機系 田慶誠
Output Matching Network Design GML* GML* 50W 中華大學電機系 田慶誠
Complete Driving Amplifier Design Output matching最好還是選用LP or BP circuits,以壓抑harmonic output power。(尤其是大功率放大器設計時) 中華大學電機系 田慶誠
S Parameters of the Driving Amplifier 中華大學電機系 田慶誠
Fundamental and Harmonic Power Output (One-Tone Simulation) Frequency= 2.445GHz P1dB Gain Fund. 2nd 3rd G1dB 中華大學電機系 田慶誠
Fundamental Output, IM3 and PIP3 (Two-Tone Simulation) G1dB P1dB PIP3=PO+IMD/2 IMD>18.8dB POUT IM3 Gain 中華大學電機系 田慶誠
Checking Dynamic Load Line CAD軟體無法得知電晶體進入毀損狀態 POUT必須降至P1dB-2.5dB IC,MAX 電晶體輸出負載降至約65W,無法達到最大輸出的128W。 VCE,MAX 中華大學電機系 田慶誠
Collector Output Load Impedance 電晶體集極看到的負載 ZLOAD= 43.4+j35.4W 中華大學電機系 田慶誠
Checking Specifications of Amplifier Frequency range 2.4-2.483GHz Spec. Goal Preliminary Design Gain 12 dB 15.5-15.7 dB VSWR 2.0 < 1.2 P1dB 10 dBm 11.5 dBm (未考慮電晶體損毀) PO,MAX 9 dBm (考慮電晶體損毀) PIP3 20 dBm > 18.5 dBm 輸出功率不足的原因: 共軛匹配後,集極看到的總負載低於最佳負載160W,使負載線斜率變大、電流提早超出IC,MAX 。 輸出負載虛部過大造成橢圓形負載線,更容易超出IC,MAX。 中華大學電機系 田慶誠
Modified Bias and Stabilizing Circuit Increased L1= 20 nH High-pass stabilizing circuit f3dB= 2.0GHz to increase gain @ f=2.445GHz 中華大學電機系 田慶誠
Stabilized Maximum Power Gain 犧牲增益換取較高的輸出阻抗,以增加最大輸出功率 中華大學電機系 田慶誠
Modified Collector Output Load Impedance 電晶體集極看到的負載 ZLOAD= 57+j21W R: 30% increased X: 40% decreased 中華大學電機系 田慶誠
Modified I/O Complex Conjugate Matching Frequency = 2.445 GHz GMAX = 13.2 dB (保留3.6dB以應付元件誤差及損耗) VSWR1= VSWR2= 1.0 Modified Input Matching: GMS = 0.291132 (更接近50W) Modified Output Matching: GML = 0.14732 (更接近50W) 中華大學電機系 田慶誠
Modified Input Matching Network GMS* GMS* High-pass Network 壓抑低頻增益 中華大學電機系 田慶誠
Modified Output Matching Network GML* 50W GML* Low-pass Network 壓抑高頻諧波 中華大學電機系 田慶誠
Modified Driving Amplifier Design 犧牲增益換取較大的輸出阻抗,以提高輸出功率。 中華大學電機系 田慶誠
S Parameters of the Modified Amplifier 中華大學電機系 田慶誠
Fundamental and Harmonic Power Output (One-Tone Simulation) P1dB PO,MAX Gain Fund. 2nd 3rd G1dB 中華大學電機系 田慶誠
Modified Dynamic Load Line 電晶體輸出負載 提高至約80W 由於負載虛部降低,負載線橢圓膨脹的情形減小,使IC,MAX較不易超過IMAX(35mA)。 中華大學電機系 田慶誠
Fundamental Output, IM3 and PIP3 (Two-Tone Simulation) P1dB PIP3 PIP3=PO+IMD/2 IMD>26.6dB Gain POUT G1dB IM3 中華大學電機系 田慶誠
Checking Specifications of Amplifier Frequency range 2.4-2.483GHz Spec. Goal Modified Design Gain 12 dB 13.1-13.3 dB VSWR 2.0 < 1.1 P1dB 10 dBm 12 dBm (未考慮電晶體損毀) PO,MAX 10.6 dBm (考慮電晶體損毀) PIP3 20 dBm > 23.4 dBm HMD 20 dBc >22.1 dBc 中華大學電機系 田慶誠