Presentation is loading. Please wait.

Presentation is loading. Please wait.

Performed by: Or Rozenboim Gilad Shterenshis Instructor: Ina Rivkin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון.

Similar presentations


Presentation on theme: "Performed by: Or Rozenboim Gilad Shterenshis Instructor: Ina Rivkin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון."— Presentation transcript:

1 Performed by: Or Rozenboim Gilad Shterenshis Instructor: Ina Rivkin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון טכנולוגי לישראל הפקולטה להנדסת חשמל Technion - Israel institute of technology department of Electrical Engineering דו”ח סופי סיכום פרויקט Subject: Mini Controller אביב 2007 1

2 Abstract המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 2 Project Goals: Intensive Learning of Development Tools –Design Using Graphic Editor and VHDL Editor (Including T.B. Design) –Simulations –Synthesis –Implementation Creating an Example Design Demonstrating all Design Stages (Calculator)

3 Abstract (cont.) המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 2 Our Product: Simple calculator –4 basic operations (expandable) –16 bit number (up to 65k) –Supporting Integer numbers only Interfaces –Input: Keyboard Keypad - Numbers & Operations. –Output: 7 Segment display, 5 digit result.

4 System description המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 3 Input Proc. Main Proc. State Machines Comm. Protocol KB Display: 7 segment TB SYSTEM Output Proc.

5 Specification המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 4 Hardware –Altera DE2 Board FPGA: Cyclone II EP2C35F672C6 Eight 7-segment displays 1 debounced pushbutton switch Red/Green LEDs 50-MHz oscillator –PS/2 Keyboard (Keypad only) Development Software –ALTERA Quartus II V.7.2 / 8.0 Web Edition –ModelSim ALTERA 6.1g Web Edition

6 System Block Diagram המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 5

7 FPGA Block Diagram Input Block: המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 6

8 FPGA Block Diagram Process Block: המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 6

9 FPGA Block Diagram Output Block: המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory 6


Download ppt "Performed by: Or Rozenboim Gilad Shterenshis Instructor: Ina Rivkin המעבדה למערכות ספרתיות מהירות High speed digital systems laboratory הטכניון - מכון."

Similar presentations


Ads by Google