1. Oct.2 nd 1 Multimedia Lab.

2.  Technology Path 에 Technology file 선택 * Technology file : 레이어 종류, 레이어에 관한 정보와 화면 디스플 레이에 관한 정보를 담고 있는 파일 2 Multimedia Lab.

3.  Project Path ◦ Create a folder on the desktop which is named your ID number ◦ Create the project file, for example “xxx.prj”  Technology Path ◦ MyCADPro > Demo > IDS > Mycell < Layout folder ◦ ` SCMOS_SCN4ME_SUBM.TEC’ file 3 Multimedia Lab.

4.  Execute ‘New Cell’ ◦ Insert the layout name on “Cell Name” 4 Multimedia Lab.

5.  Bind Library  C:\MyCADPro\Demo\IDS\MyCell\Layout\Mycell.prj 5 Multimedia Lab.

6.  Capacitor Value * 1um 2 당 capacitance 를 알면 layout 시 전체 capacitance 를 추측할 수 있다.  Capacitor layout Poly layer(-) Poly2 layer(+) Metal&contact 6 Multimedia Lab.

7.  동일한 타입에 대하여 전기가 잘 통하고, 반대되는 타입에 대하여 절연 상태  P-SUBSTRATE 는 가능하면 Ground 쪽에 가까워야하고 n-well 은 가능한한 VDD 쪽 에 가까워야 한다. (p-well 사용시 반대 )  P-SUBSTRATE 가 ground 와 연결되기 위해서는 p+ 확산이 필요  N-well 이 VDD 와 연결되기 위해서는 n+ 확산이 필요. 7 Multimedia Lab. n+ p+ N-well Active Metal

8.  DRC(Design Rule Check) ◦ MyCAD Pro > Demo > IDS > MyCell > Layout > Layout Verification Rule > CMOS_SCN4ME_SUBM_DRC.rul  ERC(Electrical Rule Check) ◦ MyCAD Pro > Demo > IDS > MyCell > Layout > Layout Verification Rule > CMOS_SCN4ME_SUBM_ERC.rul 8 Multimedia Lab.

9.  ERC 후 netlist 추출 결과창 및 capacitor 용량 1 개의 capacitor 추출 회로 연결 정보 (netlist) 9 Multimedia Lab.

10.  Calculate capacitance unit area(F/um 2 ).  Design following circuit. ◦ Wire is usually used by metal1. ◦ Use ‘contact’ when connecting poly and metal. 10 Multimedia Lab.