1. Analog Integrated Circuits
REFERENCE CIRCUITS

2. OUTLINE 1. Introduction 2. Simple Biasing
3. Supply Independent Biasing
4. Temperature Independent Biasing
5. PTAT (Proportional To Absolute Temperature)
6. BGR Using PTAT Current
7. Full MOSFET BGR
8. Low-Voltage BGR
9. Current Reference
Chong-Gun Yu

3. 1. Introduction <References> Definition Reference types
: circuits that yield a precise & stable dc voltage or current
independent of external influences
Reference types
▶ Voltage reference
▶ Current reference
Power supply
Temperature
Process parameters
Use of a reference
아날로그, 혼성모드(mixed-mode), RF(Radio Frequency), SOC(System On Chip) 등과 같은 다양한 집적회로내의 회로들이 안정되게 동작을 하기 위해서는
외부 환경요인이 변하거나, 전원전압 또는 온도가 변해도 안정된 기준전압 또는 기준전류를 발생시켜주는 회로가 필수적으로 요구된다.
Chong-Gun Yu

4. 1. Introduction Functional types ▶ Simple biasing ▷ Resistive divider
▷ Simple MOSFET reference
▶ Supply-independent biasing
▷ Threshold voltage referenced self-biasing
▷ Beta multiplier referenced self-biasing
▶ Temperature-independent biasing
▷ Bandgap reference
▶ PTAT (Proportional To Absolute Temperature)
▷ Thermal voltage referenced self-biasing
Chong-Gun Yu

5. 1. Introduction <Sensitivity> Sensitivity
▶ Sensitivity of b to a
▶ Sensitivity of 1
→ a 1% change in a will cause a 1% in b
▶ Sensitivity less than 0.01 is required for references
Fractional Temperature Coefficient
▶ Sensitivity to T is 0.01 at 300 ºK
▶ TCF less than 50 ppm/ºC is required ºC
Chong-Gun Yu

6. 2. Simple Biasing <Simple Passive Voltage Divider>
☞ both R1 & R2 are made
from identical means
(polysilicon, diffusion)
Chong-Gun Yu

7. 2. Simple Biasing <Simple MOSFET Voltage Reference>
Reference voltage
VDD sensitivity
Chong-Gun Yu

8. 2. Simple Biasing Temperature-dependent parameters
☞ & are &
at and
Temperature coefficient
Chong-Gun Yu

9. 2. Simple Biasing
<Simple Current Reference>
Chong-Gun Yu

10. 3. Supply Independent Biasing
<Threshold Voltage Referenced Self-Biasing>
☞ long channel length
☞ cascode current mirror
▶ little VDD dependence if λ effect is negligible
▶ limited accuracy ∵ variations of
▶ large negative TC
▶ start-up circuit is required
Chong-Gun Yu

11. 3. Supply Independent Biasing
<Subthreshold Current Source>
an ultra-low-power current reference to bias the analog circuitry on the IC
The topology of the reference was chosen to minimize the bias current for a given size resistor.
-The circuit is designed for deep sub-threshold operation
-The reference current is set by the resistor R and the voltage drop across it, Vgs2-Vgs1
-The value of this resistor is nominally 500 kΩ.
-At room temperature, the current reference produces a current of 18 nA, independent of supply voltage.
-The current reference occupies mm2 of die area.
M. D. Seeman, S. R. Sanders, and J. M. Rabeay, "An Ultra-Low Power Power Management IC for Energy-Scavenged Wireless Sensor Nodes", IEEE PESC, pp , 2008.
Chong-Gun Yu

12. 3. Supply Independent Biasing
<Beta Multiplier Referenced Self-Biasing>
TC can be zero by adjusting
Chong-Gun Yu

13. 4. Temperature Independent Biasing
<Bandgap Reference>
Introduction
▶ Using a BJT Process
▷ 장점 : 좋은 온도 특성
▷ 단점 : 높은 전력소모, SoC에 부적합
▶ Using a CMOS Process
▷ CMOS 공정의 parasitic BJT 이용
: BJT 의 성능 저하
▷ 증식형 MOSFET과 공핍형 MOSFET의 문턱전압 차이 이용
: 표준 CMOS 공정에 부적합
▷ 증식형 MOSFET 만을 이용
: 성능 저하, 넓은 면적, 높은 전력소모
기존의 기준전압 발생 회로로는 바이폴라 공정의 BJT를 이용한 밴드갭(bandgap) 기준회로가 많이 사용되었다.
바이폴라 공정의 BJT를 이용하는 경우는 아주 좋은 온도 특성을 얻을 수는 있으나, 베이스 전류에 의한 오차 문제와 전력 소모가 크다는 단점이 있고,
궁극적으로는 SOC에 적용될 수 없다는 한계가 있다.
CMOS 공정을 사용하여 기준회로를 구현하는 방법으로는 CMOS 공정에서의 기생(parasitic) BJT를 이용하여 밴드갭 기준회로를 구성하는 방법,
증식형(enhancement -mode) MOS 트랜지스터와 공핍형(depletion-mode) MOS트랜지스터의 문턱전압(threshold voltage) 차이를 이용하여 기준전압을
발생시키는 방법, 그리고 증식형 MOS 트랜지스터만을 사용하여 기준전압을 발생시키는 방법 등이 있다.
첫 번째 방법은 CMOS 공정으로는 양질의 BJT를 얻기가 어렵기 때문에, 좋은 성능의 기준회로를 구현하기가 어렵다는 문제점이 있다.
문턱전압의 차이를 이용하는 방법은 공핍형 MOS 트랜지스터를 구현하기 위한 부가적인 공정이 필요하며, 따라서 표준(standard) CMOS
공정으로는 구현할 수 없다는 단점이 있다.
증식형 MOS 트랜지스터만을 사용하는 경우는 온도 보상을 위해 MOS 트랜지스터의 문턱전압, 열전압(thermal voltage), 이동도(mobility)
그리고 저항 등이 사용되나, BJT의 밴드갭을 이용하는 경우에 비해 성능이 떨어지며, 넓은 면적, 높은 전력소모 등과 같은 추가적인 비용이
요구된다는 단점이 있다.
Chong-Gun Yu

14. 4. Temperature Independent Biasing
General concepts
Chong-Gun Yu

15. 4. Temperature Independent Biasing
Temperature coefficient of VBE
▶ assume
Chong-Gun Yu

16. 4. Temperature Independent Biasing
Implementation
▶ if ▶
▶ for zero TC
Chong-Gun Yu

17. 4. Temperature Independent Biasing
<Design Issues>
Collector current variation
▶ slightly less negative than -1.5mV/ºC
▶ in practice accurate simulations are necessary
Chong-Gun Yu

18. Bandgap reference circuit using pnp BJTs
4. Temperature Independent Biasing
Compatibility with CMOS technology
Realization
of a pnp BJT
in CMOS
Bandgap reference circuit using pnp BJTs
Chong-Gun Yu

19. 4. Temperature Independent Biasing
Op-amp offset
▶ assume
VOS is amplified and
varies with T
Chong-Gun Yu

20. 4. Temperature Independent Biasing
Reduction of the VOS effect
☞ not feasible in a standard CMOS technology
Chong-Gun Yu

21. 4. Temperature Independent Biasing
Feedback polarity
▶ must be greater than
Curvature characteristic
▶ TC is typically zero at one temperature
∵ temperature variations of
Chong-Gun Yu

22. 4. Temperature Independent Biasing
Why bandgap?
Chong-Gun Yu

23. 5. PTAT (Proportional To Absolute Temperature)
<PTAT Current Generation>
▶ degraded by the TC of R1 and
transistor mismatches
Chong-Gun Yu

24. 6. BGR Using PTAT Current <Bandgap Reference Using PTAT Current>
Chong-Gun Yu

25. BGR Example (1) Chong-Gun Yu
 PTAT 전류를 사용한 밴드갭 기준전압 발생회로의 예제임. 온도 보상을 위한 열전압 발생을 위해 R1, Q1, Q2, Q1a, Q2a로 구성된 회로와 각각의 트랜지스터에 같은 전류를 공급하기 위한
4개의 cascode 전류원 (M1-M4, M2-M5, M1a-M4a, M2a-M5a)을 사용하였다. Q1과 Q1a는 Q2와 Q2a보다 emitter 면적이 n배 크다. 이 4개의 BJT에 흐르는 전류가 같고, M4의 드레인 전압과
M5의 드레인 전압이 같다면, 그 전류는 PTAT 전류가 된다. n=8이고, R1=3k이면 PTAT 전류는 36uA가 된다.
같은 전류가 M3과 M6으로 구성된 cascode 전류원을 통해 R2와 Q3에 전달되므로, 출력전압은 밴드갭 기준전압이 된다.
VBE3는 음의 온도계수를 가지며, 열전압은 양의 온도계수를 갖기 때문에 열전압의 계수를 적절한 값으로 설정을 하면 출력전압의 온도계수를 최소화할 수 있다.
M4와 M5의 드레인 전압을 같게 해주고, BJT들에 같은 전류를 공급하기 위해 간단한 증폭기를 사용하였다. M7～M9는 증폭기의 차동 입력단을 구성하며, 증폭기의 부하(load)로는
M11, M12, M14, M15, R3, R4로 구성된 self-biased cascode 전류복사회로를 사용하였다. M13, M16, M10들로 구성된 회로를 사용하여, 증폭기의 bias 전류를 PTAT 전류와 같게 함으로써 증폭기의 systematic offset을 제거할 수 있다. 이 구조는 self-biased 구조이므로 zero-current state가 발생할 수 있기 때문에 시동(startup) 회로가 필요하다. M17이 이러한 역할을 하며,
스위치로 사용되는 M17a와 M18은 power-down mode를 위해 사용된다.
PTAT 전류 발생회로에서 Q1a와 Q2a를 사용한 이유는 이들을 사용함으로써 기준전압 식에서  열전압의 계수에 2가 곱해지게 되어 저항비 또는 BJT의 이미터 면적비 n의 크기가 감소될 수 있으며,
따라서 소자 정합(matching)의 정확도가 향상될 수 있다. 또한, Q1a와 Q2a를 사용함으로써 M7～M9로 구성된 차동 증폭기의 입력레벨을 맞추어 줄 수 있다
Chong-Gun Yu

26. 온도변화에 따른 기준전압 특성 Chong-Gun Yu
 설계된 회로를 0.35㎛ n-well CMOS 공정 변수를 사용하여 HSPICE 모의실험을 하였다.
회로에 사용된 저항은 폴리실리콘(polysilicon) layer를 사용하여 구현하였으며, 사용된 공정의 폴리실리콘 저항의 온도계수는 700ppm/℃이다.
이 그림은 전원전압 VDD가 3V일 때, -30℃～100℃의 온도범위에서 기준전압 변화 특성이다. 전체 온도 범위에서 기준전압 변화는 1.18mV로 상당히 안정화되어 있는 것을 알 수 있다.
기준전압 의 온도계수는 온도범위 -30℃～30℃에서는 +16ppm/℃이고, 온도범위 30℃～100℃에서는 -5.5ppm/℃이다.
Chong-Gun Yu

27. 전원전압 변화에 따른 기준전압 특성 기준전압 회로의 과도상태 응답
왼쪽 그림은 -30℃, 0℃, 30℃, 100℃의 온도에서 전원전압 VDD에 따른 기준전압 특성을 보여준다.
모든 온도에서 기준전압은 2.5V∼3.5V의 VDD 범위에서 일정한 특성을 보인다. 
온도가 30℃일 때, 2.5V～3.5V의 전원전압 범위에서 기준전압 변화는 0.14mV로, 발생된 기준전압은 VDD에 대한 민감도가 0.012%/V로 상당히 작다.
오른쪽 그림은 설계된 기준전압 발생회로의 과도상태 응답이다.
전원전압 VDD와 enable 신호 'EN'이 그림의 위에서 첫 번째와 두 번째 파형처럼 인가되었을 때, 기준전압과 VDD에서 공급되는 전류가 각각 세 번째와 네 번째 파형에 나타나 있다.
VDD가 인가된 후 0.5usec이내에 기준전압이 정상상태로 진입하며, 이 때 VDD에서 소모되는 전류는 약 330uA이다. 'EN' 신호가 5usec에서 ‘0’으로 떨어지면,
회로는 power-down mode로 전환되며, VDD에서 소모되는 전류는 거의 0이 되는 것을 볼 수 있다. 설계된 기준전압 발생회로는 정상상태에서 약 1mW의 전력을 소모하며,
power-down mode시 0.2nW보다 작은 전력을 소모한다.
Chong-Gun Yu

28. Layout 성능요약 Parameters Performance Process 0.35um n-well CMOS
Supply Voltage
3V±0.5V
Temperature Coefficient
< 16ppm/℃ @ -30℃∼100℃
VDD sensitivity
< 0.012%/V @ 2.5V∼3.5V
Power Consumption
normal
power-down
Size (including buffer)
 100㎛×34㎛
설계된 회로의 레이아웃(layout) 도면이다. 버퍼 회로를 포함한 기준전압 발생 회로의 크기는 100㎛×34㎛이다.
Chong-Gun Yu

29. 실습과제
1. 다음의 기준전압 회로를 HSPICE를 사용하여 성능 검증을 하시오. 단 저항의 온도계수는 700ppm/ºC 이다. (온도계수, VDD 민감도, 전력소모 등)
2. 기준전압의 온도계수가 최소가 되는 R2 값을 찾으시오.
Chong-Gun Yu

30. BGR Example (2)
Chong-Gun Yu

31. 1.2ppm/℃ @ 0℃∼38℃
4.6ppm/℃ @ 38℃∼100℃
Chong-Gun Yu

32. 7. Full MOSFET BGR Chong-Gun Yu
[2] Gray, P.R., Hurst, P.J., Lewis, S.H., and Meyer, R.G.: ‘Analysis and design of analog integrated circuits’ (John Wiley & Sons, New York, 2001, 4th edn.)
2005 Low-power low-voltage reference using peaking current mirror circuit
Chong-Gun Yu

33. Chong-Gun Yu

34. Chong-Gun Yu

35. Full MOSFET BGR Examples
-It consists of a self-biased peaking current source (CS) [38],[39] with a series resistor.
-M3 and M4 transistors, and R1 resistor, form the peaking reference CS.
-The transistors work in the subthreshold region.
-M4 transistor is designed such that I_D4 is at its peaking value.
-The design condition is defined by
-Then, it can be demonstrated [2] that the relationship between ID3 and ID4,
if the last condition is satisfied, is
where K3 = W3/L3 and K4 = W4/L4.
-Owing to the current mirror, the condition ID3 = ID4 is achieved, and then,
the relationship between K3 and K4 to satisfy the last condition is
-If this ration is defined between the transistors, the peaking condition is maintained.
-The currents are proportional to the absolute temperature (PTAT). Then, the voltage drop in R1 is PTAT.
-The bandgap reference voltage (BG) is defined by
- With the right ratio between R2 and R1, it is possible to compensate the variations with the temperature of V_GS3.
2008 Power-Conditioning Circuitry for a Self-Powered System Based on Micro PZT Generators in a 0.13-μm Low-Voltage Low-Power Technology
Chong-Gun Yu

36. -Several simulations have been carried out obtaining a nominal value for the reference voltage of 465 mV.
-The temperature coefficient is 100 ppm/◦C, and a PSRR of 42 dB can be expected for T = 27 ◦C and VSCapa = 1.4 V.
-The PSRR is 80 dB for VSCapa = 1.8 V, and even greater (∼90 dB) for higher values up to 2.5 V.
-The power dissipation is 11 μW at 1.4 V.
[2] J. M. Carrasco, L. G. Franquelo, J. T. Bialasiewicz, E. Galvan, R. C. PortilloGuisado, M. A. M. Prats, J. I. Leon, and N.Moreno-Alfonso, “Power-electronic systems for the grid integration of renewable energy sources: A survey,” IEEE Trans. Ind. Electron., vol. 53, no. 4, pp. 1002–1016, Jun
[37] D. V. Kerns, “Optimization of the peaking current source,” IEEE J. Solid-State Circuits, vol. SSC-21, no. 2, pp. 587–590, Aug
[38] D. V. Kerns, “Enhanced peaking current reference,” IEEE J. Solid-State Circuits, vol. 23, no. 3, pp. 869–872, Jun
[39] R. Tantawy and E. J. Brauer, “Performance evaluation of CMOS low drop-out voltage regulators,” in Proc. 47th IEEE Int. Midwest Symp. Circuits Syst., Jul. 2004, vol. 1, pp. 141–144.
Chong-Gun Yu

37. Full MOSFET BGR Examples
VDD Variation
1.4V
3.3V
VREF
958㎷
966㎷
BGR Current
1.48㎂
1.54㎂
VDD Variation
1.4V
3.3V
TC(ppm/℃)
-56 / +52
-46 / +67
TC(VREF)
@ VDD=3.3V
PMOS3V, NMOS3V
Rphpoly Resistor
Operation range : 1.4V ~ 3.3V
TC(VREF)
@ VDD=1.4V
Chong-Gun Yu

38. Full MOSFET BGR Examples특성
결과값
출력 전압
752mV TC
-30°C ~ 27°C
-93.3ppm/°C
27°C ~ 100°C
72.8ppm/°C
Line Regulation
1V ~ 2V
24mV/V
1.5V ~ 2.1V
9mV/V
소비 전류
419.3nA
소비 전력
838.6nW
* PMOS_1
W: 800nm
L: 1μm
* PMOS_2
W: 800nm
L: 1μm
* Resistor_1
R=50KΩ
* Resistor_2
R=300KΩ
* NMOS_1
W: 800nm
L: 6μm
* NMOS_2
W: 1.6μm
L: 6μm
Chong-Gun Yu

39. 8. Low Voltage BGR(1)
1999 A CMOS bandgap reference circuit with sub-1-V operation
Chong-Gun Yu

40. Chong-Gun Yu

41. Low Voltage BGR(2) Chong-Gun Yu
2002 A Sub-1-V 15-ppmC CMOS Bandgap Voltage Reference Without Requiring Low Threshold Voltage Device
Chong-Gun Yu

42. Chong-Gun Yu

43. Chong-Gun Yu

44. Chong-Gun Yu

45. Chong-Gun Yu

46. Chong-Gun Yu

47. Low Voltage BGR(2) - Examples
2008 A High Efficiency Dual-Mode Buck Converter IC For Portable Applications
Chong-Gun Yu

48. Low Voltage BGR(2) - Examples
2003 A New Low Voltage Precision CMOS Current Reference With No External Components
Cascode Current Sources
Chong-Gun Yu

49. Low Voltage BGR(3) Chong-Gun Yu
2004 A CMOS bandgap reference circuit for sub-1-V operation without using extra low-threshold-voltage device
Chong-Gun Yu

50. Chong-Gun Yu

51. 9. Current Reference
1.Reference currents are often implemented by applying a bandgap voltage reference across a resistor.
- The main problem corresponding to this method concerns the used resistor.
- On-chip resistors are typically highly process-dependent,
- while off-chip resistors are not suitable due to cost and area considerations.
2. Replacing resistor with its switched capacitor equivalent
-requires a separate frequency clock source and on-chip capacitors that leads to complexity
and large area [1], [2].
- Added digital noise to the circuit is another disadvantage of the switched capacitor method.
3. This work
-circumvents the need for an accurate on-chip resistor without using any external component.
2003 A New Low Voltage Precision CMOS Current Reference With No External Components
Chong-Gun Yu

52. Current Reference (1)
Chong-Gun Yu

53. 1025ppm/℃ @ 0℃∼100℃
Chong-Gun Yu

54. Wide Swing Bias Generator(1)
Chong-Gun Yu

55. Wide Swing Bias Generator(2)
Chong-Gun Yu

56. Current Reference (2)
2003 A New Low Voltage Precision CMOS Current Reference With No External Components
Vr is a process independent voltage and mu_n has a low dependency on process variations, thus the oxide thickness is the only main process parameter which affects the output current
For zero TC
Therefore, the required BGR temperature coefficient must be about
Chong-Gun Yu

57. Chong-Gun Yu

58. Chong-Gun Yu

59. -Cascode compensation was used to improve the bandwidth in comparison with Miller compensation [3].
-Simulations show that applying compensation simultaneously to two source nodes of PMOS and NMOS transistors in folded cascode stage reduces the total capacitance of C1 and C2 to achieve a proper phase margin.
-Exploiting a cascode topology in the output stage has the following advantages:
. it simplifies the bias circuit, increases the total op amp gain
.reduces the op amp output sensitivity to the supply noise.
Chong-Gun Yu

60. Chong-Gun Yu

61. Current Reference (3)
Current reference circuit with a positive temperature coefficient
Current reference circuit with a negative temperature coefficient
Chong-Gun Yu

62. Chong-Gun Yu