1. Activité Microélectronique GIP MIND 2015-2016 Design SOI pour circuits haute tension Workshop VLSI – 2 juin 2016 Gilles Chaumontet

2. DESCRIPTIF DES 3 PROJETS ASIC 2015-2016 Générateur de tension sinusoïdale HT moyenne puissance ( 60V 30W 250KHz) Générateur de tension carrée HT moyenne puissance (45V 30W 250KHz) Conditionneur d’un accéléromètre MEMS en -2,75 +2,75V et fourniture d’une HT 28V pour la gestion des amortisseurs VLSI 2016 -2 Technologie retenue XFAB SOI 0,6µm 3 métaux (métal épais 7mA/µm) – 60V Run MLM – mutualisation silicium

3. VLSI 2016 -3 ASIC générateur de puissance Module permettant de générer un signal carré de puissance >30W rms 45V – 250KHz –Cahier des Charges –Architecture –Résultats –Layout

4. Caractéristiques demandées –Entrée alimentation : 45V –Entrée commande TTL : 5V –Durée de l’impulsion commande : 25ms ±1 –Sortie puissance: 45V 250KHz sur charge complexe de type transformateur 30W min CDC : ASIC générateur de puissance Contraintes: –Intégrer le maximum de fonctions –Réduire au minimum le nombre de composants discrets –La solution doit pouvoir se loger dans un connecteur de Ø25mm et hauteur 15mm VLSI 2016 -4

5. Architecture ASIC générateur de puissance Contrainte : Techno 60V mais VGS Max 18V PMOS de sortie W/L 26000/2.5 NMOS de sortie W/L 13000/3 VLSI 2016 -5 DC-DC 45V-5V Bandgap + Bias + Commande Oscillateur BT Transf 5V-45V MOS Puissance Oscillateur BT Puissance Oscillateur BT

6. Architecture ASIC générateur de puissance Simulations VLSI 2016 TEMP / Corner -10° TM0° TM27° TM50° TM75° TM27° WP27° WS Amplitude pic to pic 44.8 44 44.9 44 44.9 43.8 44.9 43.7 44.6 43.6 46 44 45 44 fréquence275.5 KHz 265.3 KHz241.4 KHz227.1 KHz216.9 KHz296 KHz249.3KHz Courant max et pic 1.19A 2.49A 1.23A 2.37A 1.29A 2A 1.31A 1.8A 1.32A 1.6A 1.15A 2.6A 1.23A 1.96A Puissance RMS34.5W35.4W36.6W36.2W35.7W31.3W34.88W VLSI 2016 -6

7. Architecture ASIC générateur de puissance layout VLSI 2016 -7 Area: 2500 x 3400µm² MOS puissance (2x2) PMOS 26000/2,5µm NMOS 13000/3 µm Boitier: QFN 44 Bonding (Au/Al): 10mm wire length 0,5/ 0.4 A 1mm approximately 2.3/ 1.0A Mos puissance

8. Résultats de test sur Charge résistive Charge 32 Ohms Vpp= 40V I=1,25A VLSI 2016 -8

9. ASIC générateur de puissance Module permettant de générer un signal sinusoïdal de puissance >30W rms 60V – 250KHz –Cahier des Charges –Architectures –Résultats –Layout La techno 60V ne dispose que de plots qualifiés 46V  Plot 60V développé conjointement avec XFAB (risque potentiel – plot non testé) Comparaison des performances des deux versions Les appels de courants sont très différents VLSI 2016 -9 Alternative préliminaire au circuit de type « CARRE »

10. Caractéristiques demandées –Entrée alimentation : ALIM 60V –Entrée commande TTL : 5V –Durée de l’impulsion commande : 25ms ±1 –Sortie puissance: 50V 250KHz sur charge complexe de type transformateur 30W min CDC : ASIC générateur de puissance Contraintes: –Intégrer le maximum de fonctions –Réduire au minimum le nombre de composants discrets –La solution doit pouvoir se loger dans un connecteur de Ø25mm et hauteur 15mm VLSI 2016 -10

11. Architecture ASIC générateur de puissance VLSI 2016 -11 Oscillateur type pont de Wien Étage de sortie dimensionné pour 2 A Amplificateur + étage puissance Filtre + Gain intermédiaire Vref Oscillateur

12. ASIC générateur sinus de puissance Simulations VLSI 2016 oscillateur -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS composants actifs Amplitude pic to pic 1.94581.67511.49921.30051.61671.7377 fréquence246542Hz247893Hz247445Hz248348Hz248898HZ245972Hz thd0.9%0.85% 0.73%0.78%0.8% filtrage -10° TM 27° TM 50° TM75° TM27° WP Composants actifs 27° WS composants actifs Amplitude pic to pic 1.79371.55551.3971.21451.511.615 fréquence246439Hz247237Hz247635Hz248849Hz249445Hz245972 thd1.1%0.9% 0.67%0.77%1.4% ampli -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS composants actifs Amplitude pic to pic 9.3829.28989.02258.48999.0269.583 fréquence245796Hz247641Hz247837Hz248305Hz249450Hz245972Hz thd1.5% 1.4%1.15%2.3% Gain5.235.9746.456.995.9775.933 VLSI 2016 -12

13. ASIC générateur sinus de puissance : simulations -10° TM 27° TM 50° TM75° TM27° WP composants actifs 27° WS Composants actifs Amplitude pic to pic 48.9350.4550.2248.5349.0351.51 fréquence245857Hz247708Hz248175Hz248169Hz249184Hz245863 thd2%1.9%1.8%1.6%1.3%7.3% Gain5.215.435.565.715.435.37 -10° TM 27° TM 50° TM75° TM27° WP Composants actifs 27° WS composants actifs Prms33.4W36W35.4W33.2W33.7W35.1W VLSI 2016 -13 Sortie puissance (OUT non inv) simulé à 4 températures -10, 27, 50 et 75°

14. VLSI 2016 -14 Gestion des courts-circuits en sortie (CDC client)

15. Architecture ASIC générateur de puissance layout VLSI 2016 -15 Area: 3200 x 3500µm² MOS puissance (2x2) PMOS 48000/2,5µm NMOS 42000/3 µm Boitier: QFN 44 Bonding (Au/Al): 10mm wire length 0,5/ 0.4 A 1mm approximately 2.3/ 1.0A Mos puissance

16. MOS Puissance RES Poly détection CC Oscillateur Wien + Filtre + Ampli Vue partielle ASIC SINUS VLSI 2016 -16 Ligne alimentation (courant)

17. ASIC MEMS ASIC permettant de conditionner le signal issu d’un capteur de pression MEMS –Cahier des Charges –Architectures –Résultats –Layout VLSI 2016 -17

18. Caractéristiques demandées –Entrée alimentation : +/-2,75V –LDO interne, alimentation du MEMs –Processus de calibrage et compensation –Filtrage de la mesure 30Hz –Mise en forme du signal (amplification sortie analogique) –VCO –Réglage des gains –Pompe de charge 28V –Mode de test CDC : ASIC MEMS MEMS en développement (hors MIND) –Pont de Wheatstone –2 corps d épreuve actifs –2 corps d’épreuve inerte –Point de polarisation à la masse –2 amortisseurs VLSI 2016 -18

19. ARCHITECTURE VLSI 2016 -19

20. RESULTATS Pression Pa 27°C Vout instr mV Sans offsetVout mV ΔFe Hz Fe Hz Hertz/VI nA 0 -2.87mV -4.98 31pA 0.05 70.873.7116.5 -45488.1418979.7 0.1 144.5147.4238.3 -45995.94179163.1 0.2 291.93294.8481.45 -5419944142328.1 0.3 439.3442.1724.6 -5229974136494.6 0.4 586.6589.5967.7 -6139894122660.3 0.5 733.9736.81211.8 -7249704101824.6 0.6 881.28841453.8 -8459444088988 0.7 1028.31031.21696.7 -84692540811153.7 0.8 1175.51178.41939.5 -80791040781320 0.9 1322.61325.52182.2 -77889540761486.1 1 1469.61472.52424.8 -85986740691651 -1475.9-1473-2435.6 995240871666.2 -0.9 - 1328.8-1325.9-2193 897240911499.3 -0.8 - 1181.7-1178.9-1950 799040971333.1 -0.7 -1034.5-1031.5-1707.3 700941051168.1 -0.6 -887.2-884.3-1464.2 602841171002.7 -0.5 -739.9-736.9-1221.1 50424129836.8 -0.4 -592.5-589.6-977.9 40504141670.3 -0.3 -445.1-442.2-734.7 30494150503.5 -0.2 -297.7-294.7-491.4 20484167337.3 -0.1 -150.3-147.4-248.2 10414194170.6 -0.05 -76.56-73.7-126.6 533.8421687.2 VLSI 2016 -20

21. Résultats Simulations Sortie VCO Vs pression  TESTS prévue en JUIN 2016 VLSI 2016 -21

22. Layout conditionneur MEMS 3000 x 2700µm²  Tests courant juin 2016 VLSI 2016 -22

23. Merci de votre attention ! Bilan et Perspectives activités ASIC Bilan 2015-2016 : Design de 4 circuits ( 3+1)- Avril 2015 à Février 2016 - 3 personnes - 2 ETP - ( le circuit générateur sinus avait fait l’objet d’une étude préalable de faisabilité) Tendance actuelle de nos demandes client : Interface de sortie moyenne puissance Haute température ciblé techno XFAB 225°C Obsolescence de composants Conditionnement ASIC de capteur pour intégration SiP ( système in package) - lien système embarqué Perspectives :Obtenir des contrats clients (idéalement en partenariat avec un laboratoire) ou valorisation projet technique Laboratoire

24. ARCHITECTURE Détail VCO VLSI 2016