1. פרק 2: חיווט, זיכרונות בנקים זוגיים ואי-זוגיים
מיקרופרוססורים:
פרק 2: חיווט, זיכרונות
בנקים זוגיים ואי-זוגיים

2. חיבור לרכיבים חיצוניים
ADD/DATA BUS
DATA BUS
CLK
LATCH
ADD BUS
8086
RAM
PROM
ROM

4. The Stored Program Computer:
כל תא בזיכרון נושא מספר זיהוי ייחודי (Address).
תכולת תאי הזיכרון - Operation Codes.
ב- CPU מתבצעים כל ה”החלטות” והתזמונים.
ה - ALU מבצע את כל הפעולות המתמטיות. תוצאותיהן נשמרות ב”צובר”.
יחידת הזיכרון משמשת לשמירת “תכנית המחשב”.
רכיבי I/O.

5. Fetch & Execute:
הבאת נתונים מתא זיכרון שכתובתו נמצאת תמיד ב - Program Counter Register. הכנסת נתון זה לתוך ה - Instruction Register.
הוספת 1 לכתובת ב - Program Counter.
פענוח הפקודה ב - Instruction Register וביצועה.
חזרה לפעולה הראשונה.

6. Three-bus Architecture:
ה- CPU, יחידת הזיכרון ורכיבי ה - I/O חייבים לתקשר זה עם זה. זוהי מטרתם של קווי ה - Address, Data ו- Control שראינו בדיאגרמה.
ה - CPU מתחיל כל מחזור פקודה עם ההוראה Fetch מיחידת הזיכרון. ה - Program Counter גדל ב - 1 כהכנה למחזור Fetch הבא ולבסוף קוד הפעולה מפוענח ומבוצע.

8. ישנם רק ארבעה Instruction Cycles אפשריים:
קריאה מהזיכרון (Memory Read).
כתיבה אל הזיכרון (Memory Write).
קריאה מרכיבי הקלט/פלט (I/O Read).
כתיבה אל רכיבי הקלט/פלט (I/O Write).

9. יישום ארכיטקטורת Three-bus בחומרה:
16 קווי הכתובת מסומנים A0-A15 .
8 קווי הנתונים מסומנים D0-D7 .
ארבעת קווי ה - Control מוגדרים לפי ארבעת האופנים של ה - Machine Cycles.

10. האות הספרתי על ה - Bus: CMOS: “0” מוגדר כ - 0 וולט.
“1” מוגדר כ - 5 וולט.
TTL:
“0” מוגדר כקטן או שווה ל- 0.4 וולט.
“1” מוגדר כגדול או שווה ל- 2.4 וולט.
ערכים טיפוסיים: וולט ל - “0” 3.1 וולט ל - “1”

11. בבואנו לתכנן Bus יש להתחשב:
בעובדה שמדובר בקווים מוליכים על מעגל מודפס אשר עליהם “רץ” מידע בתדרים גבוהים (עשרות MHz).
לפיכך יש צורך לתאם עכבות ולהתחשב בתיאוריית קווי התמסורת למניעת החזרות ושאר תופעות בלתי רצויות.
לדאוג שהמוליכים לא יהיו דקים מדי ויהוו בכך התנגדות גדולה מדי לאות החשמלי.
לנקוט בכל אמצעי אפשרי למניעת עיוות האות.

12. ה - Latch:

13. הרעיון הוא:
שלא יהיו על ה - Bus כתובות ונתונים בו זמנית ועם זאת לחסוך בקווים היוצאים/נכנסים אל ה - CPU.
השליטה על ה - Bus מתאפשרת באמצעות קו ה - Address Latch Enable המסומן ALE.
ע”י שליטה ב - Latch מתאפשרת עצירת זרימת הכתובות כשיש נתונים על ה - Bus ועם זאת המשך קשר עם הזיכרון או רכיבי ה - I/O באמצעות הכתובות ה”נעולות”.

14. ממשקי זיכרון ו - I/O של ה - 8086 :
כאן נדון באופן בו מתקשר ה עם הזיכרון ועם רכיבי הקלט/פלט.
למרות של יש Data Bus של 16 סיביות ישנה אפשרות לגשת לזיכרון (ורכיבי I/O) כבתים או מלים.
קו A0 וקו בקרה BHE מגדירים את אופן הגישה.

15. גישה לבנקים: הזיכרון מאורגן כשני בנקים בני 16ק”ב כל אחד.
זיכרון RAM בית כתובות זוגי (LSB).
זיכרון RAM בית כתובות אי-זוגי (MSB).
פנייה סימולטנית לשני הבנקים תאפשר קריאת מילה בת 16 סיביות.

16. ממשק לפלט/קלט (I/O):
פעולות ה - I/O של ה מעבירות מידע בין 8 או 16 סיביות.
שוב, קווי ה - A0 וה - BHE משמשים לבחירת המילה.
האיור הבא מתאר אפשרות העברת מילה בת 8 סיביות בין רכיבי ה - I/O לבין ה - CPU.

17. לסיכום:
הבנו את צורת חיווט ה - Bus של מיקרו מעבד טיפוסי (Three-Bus Architecture) ואופן יישומו בחומרה.
עמדנו על עיקרון Fetch & Execute.
הבנו את ארבעת ה - Instruction Cycles האפשריים.
הבחנו בין אותות ספרתיים (TTL/CMOS) ב - Bus.
דנו בשיקולים לתכנון Bus.
למדנו את אופן פעולת ה - Latch.
עמדנו על הצורך ב - Bank זוגי ואי-זוגי ועל אופן הגישה אליהם.
ראינו כיצד ניתן לקרוא/לכתוב מילה בת 8/16 סיביות.