1. LRC I VRC KODER/DEKODER
autori:
Miljan Nikolic 12046
Milos Milosevic 10278

2. UVOD
Pojam prenos podataka, ili komuniciranja podacima odnosi se na prenos informacije sa jednog mesta na drugo u kodiranoj formi pomocu informacionih sistema
Prenos se ostvaruje kao serijski ili paralelni
Prilikom realizacije komunikacionih sistema uocavaju se pojedini blokovi koji se mogu svrstati u tri razlicite grupe : DTE (Data Terminal Equipment), DCE (Data Comunication Equipment) i kanal

3. DTE je integrisana celina koju cine tastatura, CRT displej, memorija i upravljacka logika, tj. mikroracunarski sistem.
DCE (modulator/demodulator tj. modem) vrsi neophodnu konverziju izmedju DTE-a i kanala. DCE kontrolise vreme trajanja signala, definise propusni opseg predajnog/prijemnog signala, odredjuje nivo snage na predajnoj i prijemnoj strani sa ciljem da prenos bude efikasan i pouzdan
Kanal moze da se ostvari kablovskom ili radio vezom.

4. VRC I LRC KODIRANJE Princip rada USART 8251
Cip 8251 je univerzalni sinhrono-asinhroni prijemno-predajni cip dizajniran za prenos podataka u mikro kompjuterskim sistemima (USART)

6. Celine od kojih se sastoji kolo su: upis-ispis, kontrolna logika, modem kontrola, prihvatna i predajna kontrola koji sluze za kontrolu i korektno funkcionisanje cipa
Ulazni i izlazni signali ovih delova kola imaju upravljacku ulogu

8. kolo omogucava velike mogucnosti za njegovu primenu jer ima razlicite mogucnosti za prenos podataka

9. PROGRAMIRANJE USART-a 8251
Nacin prenosenja podataka se odredjuje nacinom programiranja kola

10. Nacin programiranja rada kola je sledeci: spoljni kontrolni pinovi se podesavaju u zavisnosti od smera prenosenja podataka ili se vrsi programiranje kola.

11. Izgled instrukcije moda dat je slikama u zavisnosti da li je prenos sinhroni ili asinhroni.

12. Komandne instrukcije definisu smer prenosenja podataka, pauze prilikom prenosa, ponasanje izlaznih pinova prilikom pauza ili ako nisu aktivni tokom prenosa, nacin detektovanja greske itd
Povratne informacije o radu kola i eventualnim greskama se dobijaju iscitavanjem statusne informacije

14. STANDARDNI METODI ZA DETEKCIJU I KOREKCIJU GRESAKA KOD SERIJSKOG PRENOSA
provera kod udaljene povratne petlje
EDAC (error detection and correction)
FCS (forward error correction)
detekcija i korekcija

15. 2D PARNOST – VRC I LRC PARNOST
Kodovi parnosti su:
Parna parnost
Neparna parnost

17. REALIZACIJA LRC I VRC KODER/DEKODER-A U VHDL-U
Na osnovu razmatrane arhitekture cipa 8251, i poznavanja nacina kodiranja bitom parnosti, moguce je realizovati terminal koji ce osim prenosa podataka vrsiti i funkciju detekcije I korekcije gresaka (smart terminal)
Prednosti konstrukcije ovog uredjaja su mogucnosti detektovanja greske

18. Na osnovu dosadasnjeg razmatranja moguce je realizovati kolo koje moze da se koristi za prenos podataka u komunikacionom sistemu. Kolo moze da se koristi za komunikacione nacine rada simpleks i potpuni dupleks dok je za polu dupleks potrebno povezivanje pomocu modema. Zbog jednostavnosti koriscen je sinhroni prenos podataka. Provera bita parnosti je hardverski realizovana sto znatno olaksava koriscenje ovog kola

20. Blok dijagram ovako realizovanog kola je:

21. Osnovni elementi kola su:
Kolo za selekciju cipa
Kontrolna logika
Data buffer
Transmit buffer
Receive buffer

22. Kolo za selekciju cipa obezbedjuje aktivnost kola
Kontrolna logika ima upravljacku I kontrolnu funkciju
Data buffer obezbedjuje pravilan smer prenosenja podataka izmedju ulazne i interne magistrale

23. Transmit Buf je deo kola koje obezbedjuje pravilno slanje podataka

24. Receive Buf je deo kola koji obezbedjuje pravilno prihvatanje podataka

25. SINTEZA I IMPLEMENTACIJA
Sintezu smo izvrsili na cipu v100fg256 iz familije Xilinx6x VIRTEXE. Sinteza je vrsena sa optimizacijom po brzini. Rezultat je sema kola na RTL nivou data na slici

26. zauzece resursa na cipu je 22% a propagaciono kasnjenje 5. 615 ns
zauzece resursa na cipu je 22% a propagaciono kasnjenje ns. Izgled strukture cipa zauzetost celija i veze izmedju njih date su na sledecim semama

29. Raspored zauzetih ulazno-izlaznih pinova prikazan je na slici

30. Izgled samog implementiranog resenja je data na slici

31. ZAKLJUCAK
Ovakvim koder/dekoder-om omogucen je pravilan I pouzdan prenos podataka
Prednost ovakve realizacije je u tome sto je moguce detektovati I korigovati jednu gresku koja se moze javiti u toku prenosa
Ovakva struktura nalazi siroku primenu u praksi