1. Teeme ise 2012
Elektroonika II

2. AVR 28 jalga 23 I/O 6-ch 10B ADC 4.5-5.5V DC 16MHz | 16 MIPS 8Kb FLASH
512B EEPROM
1Kb SRAM
jpm

3. AVR CPU Core Harvard arhitektuur
Programmi mälu: In-System Reprogrammable Flash memory
Under pure von Neumann architecture the CPU can be either reading an instruction or reading/writing data from/to the memory. Both cannot occur at the same time since the instructions and data use the same bus system. In a computer using the Harvard architecture, the CPU can both read an instruction and perform a data memory access at the same time, even without a cache. While one instruction is being executed, the next instruc-tion is pre-fetched from the Program memory. This concept enables instructions to be executed
in every clock cycle.

4. AVR System clock
Sisemine 8MHz R/C ossillaator
Väline 0-16MHz kristall

5. AVR I/O Lüli koodi ja reaalse maailma vahel
Täielikult konfigureeritav vastavalt „disaineri“ vajadustele
(max 40mA)

6. Timer
16-bit resolutsioon
2 OC units
Pulse Width Modulator (PWM)

7. Fast PWM mode BOTTOM->TOP loendur 16-bit Triger OCRn1 korral

8. ADC
10-bit resolutsioon
0-Vcc Pingevahemik
Automaat - / üksik mõõtmine

9. Serial Programming (ISP)
Eelised:
Saab programmeerida juba joodetud kiipe
Võimalus lihtalt programmeerida arendusel olevaid seadmeid
Puudused:
Aeglane suurte koodide puhul
Kasutab AVR’i tööks vajaminevaid I/O viike
Puudub võimalus „päästa“ valesti programmeeritud kiipe
JTAG ja Parallel programming tutvustada

10. Korpus

11. Hädavajalik
Xtal pins appera on klick