1. תכן לוגי ומבוא למחשבים מטרות הקורס: לימוד תכן מתקדם של מערכות ספרתיות
תכן לוגי ומבוא למחשבים
מטרות הקורס:
לימוד תכן מתקדם של מערכות ספרתיות
לימוד תכן של מחשב פשוט (MIPS)
מה לפני?
מערכות ספרתיות
מושגי יסוד בתכנות (שפת C)
מושגי יסוד בחשמל (רמת בחינת בגרות)
הציון: תרגילים 20%, בחינה סופית 80%
ציון 60 בבחינה הינו תנאי לציון עובר בקורס
הגשה מלאה של תרגילי VERILOG הינה תנאי לציון עובר בקורס

2. ספרות: Ward & Halstead, Computation Structures, MIT Press
כולל חומר על חלקו הראשון של הקורס (תכן לוגי כללי)
Hennessy & Patterson, Computer Organization and Design: The Hardware/Software Interface
כולל חומר על חלקו השני (תכן מחשב פשוט)

3. נושאי הקורס
Introduction

4. חזרה תזכורת קצרה על החומר מקורס מערכות ספרתיות:
תזכורת קצרה על החומר מקורס מערכות ספרתיות:
שערים, הפשטה ספרתית, מערכת צירופית והמשטר הסטטי
Flip-Flop
מערכות סדרתיות והמשטר הדינאמי
חומר זה חיוני להבנת יתרת החומר בקורס

5. עקרונות תכנון מערכות מודולריות לא לתכנן את כל המערכת בבת אחת
מתכננים אבני בניה בסיסיות (מודולים)
חיבור מודולים הוא מודול חדש
ניתן להחליף מודול אחד בגרסה חדשה שלו מבלי לפגוע בשאר המערכת
סטנדרטיזציה
שימוש במספר קטן של מודולים "מקובלים"
ידיעה מדויקת מראש מה מכיל וכיצד עובד כל מודול
הפשטה
פירוק בעיית התכן לרמות שונות, הסתרת פרטים

6. הפשטה המטרה: הקלה על התכנון וההבנה של מערכות מסובכות
החלוקה המקובלת במחשבים:
שפה גבוהה
שפת מכונה
הרמה הלוגית/ספרתית
אלקטרוניקה / הרמה האנלוגית
פיזיקה
כל רמה מבוססת על הרמה שמתחתיה. בכל רמה מתעלמים מן הפרטים שברמה מתחתיה. נשתדל לפתור כל בעיה ברמת ההפשטה הגבוהה ביותר שאפשר
הפשטה: מעבר מרמה נמוכה לגבוהה. מימוש: מעבר מרמה גבוהה לנמוכה

7. מגבלות: הפשטה מחייבת שמירה על כללים מגבילים
דוגמות:
ייצוג ערך: מתח ברמה חשמלית, סיבית ברמה ספרתית, משתנה בשפת מכונה
מקומו של מספר: משתנה בשפת תכנות עלית, כתובת זיכרון בשפת מכונה. הכתובת היא "פרט מימוש" ומוסתרת מהשפה העלית.
מגבלות: הפשטה מחייבת שמירה על כללים מגבילים
לא כל מתח מתאים לייצוג ערך לוגי. לא בכל זמן המתח אכן מייצג ערך לוגי (למשל לא בעת המעבר מ-0 ל-1)

8. הפשטה ספרתית של מערכת צירופית
משתנה המיתוג הוא מתח חשמלי, שיכול לקבל כל ערך בתחום רציף
נחלק את התחום לקטעים:
מתח שמייצג '1' ביציאות רכיב: גבוה מ- VOH
מתח שמייצג '1' בכניסות רכיב: גבוה מ- VIH
מתח שמייצג '0' בכניסות רכיב: נמוך מ- VIL
מתח שמייצג '0' ביציאות רכיב: גבוה מ- VOL
התחום בין VIH ל- VIL "תחום אסור"
שולי הרעש מתגברים על רעש המתווסף לאות במעבר מרכיב אחד לשני.
V (volts)
VOH
VIH
שולי רעש
VIL
VOL

9. Noise Margin
It determines the allowable noise at the input gate (0/1) so the output (1/0) is not affected
Noise margin is closely related to input-output transfer function
It is derived by driving two inverters connected in series

10. Operating Regions

12. מדדי זמן ושיקולים נוספים ברכיבים צירופיים
 זמן זיהום המוצא, tCD
זמן התפשטות או שיהוי, tPD
זמן עליית האות ביציאה, trise, וזמן ירידתו, tfall
בזמן שבו האות משתנה יתכן ויעבור ממצבו ההתחלתי לסופי דרך ערכי ביניים
hazard Static, למשל 0-1-0
Dynamic hazard, למשל

13. מערכת צירופית והמשטר הסטטי
מחשבת פונקציית מיתוג של הכניסות
אבני בנין:
רכיבים צירופיים: שערים (למשל מערכת שלמה) , מערכות צירופיות קטנות יותר
"חוטים"
חוקי הרכבה של אבני הבניין:
אסור לחבר משוב (מסלול מעגלי)
כל כניסת רכיב מוזנת מכניסת המערכת או מיציאת רכיב אחר (אין כניסות צפות)
אסור לחרוג ממגבלות fan-out.

14. מערכת צירופית מקיימת משטר סטטי:
אם הכניסות לרכיב ספרתי הן יציבות ותקפות (לכניסה), אזי לאחר זמן התייצבות גם היציאות תהיינה יציבות ותקפות (ליציאה)
המשטר הסטטי מאפשר:
בנית מערכות ספרתיות אמינות מרכיבים אנלוגיים לא מדויקים
הפחתת הרעש בכל רכיב, מניעת הצטברותו בהתקדמות החישוב על פני מספר רכיבים
ייצור המוני וזול של רכיבים

15. Flip-Flop נשתמש ב- positive edge triggered D flip-flop ובקיצור DFF
אפיון לוגי: היציאה Q לאחר עלית השעון שווה לכניסה D לפני העלייה.
אפיון תזמון: אם הכניסה אינה משתנה במשך tS (SETUP) לפני עליית השעון וכן במשך tH (HOLD) לאחר עלית השעון, אז
היציאה הישנה תישאר תקפה במשך לפחות tcCQ לאחר עליית השעון
היציאה החדשה תהיה תקפה לכל המאוחר לאחר tpCQ לאחר עליית השעון

16. הגדרת FSM
מערכת העקיבה ממומשת ע"י מכונת מצבים סופית (Finite State-Machine, FSM). המערכת מוגדרת באמצעות מרכיביה הבאים (מכונת Mealy):
קבוצה סופית של מצבים S={s1,s2,…,sK}. אחד מהם נקבע כמצב ההתחלתי. ניתן לייצג K מצבים ע"י k=log2(K) משתני מצב בינאריים.
קבוצה סופית של כניסות בינאריות X={x1,x2,…,xL}
קבוצה סופית של יציאות בינאריות Z={z1,z2,…,zM}

17. במכונת Moore פונקצית היציאה תלויה במצב הנוכחי בלבד: WMOORE(SZ).
פונקצית מעבר l(SXS) המגדירה לכל צירוף של מצב נוכחי si וערכי הכניסותx1,x2,…,xL את המצב הבא si*.
פונקצית יציאה WMEALY(SXZ) המגדירה לכל צירוף של מצב נוכחי si וערכי הכניסות x1,x2,…,xL את ערכי היציאות z1,z2,…,zM .
תזמוני כניסה tS, tH ותיזמוני יציאה tcC-Q, tpC-Q.
במכונת Moore פונקצית היציאה תלויה במצב הנוכחי בלבד: WMOORE(SZ).

18. מכונת מצבים –Moore או Mealy?

19. תזמון במכונת מצבים: זמן המחזור
TPD
TpC-Q
TSETUP

20. תזמון במכונת מצבים: זמן SETUP לכניסות
TPD
TSETUP

21. כללי התזמון למכונת מצבים
בכדי להבטיח פעולה תקינה של מערכת עקיבה יש להקפיד על:
משך מחזור השעון T:
T  tpC-Q+tpd(CL)+tS
הכניסות למערכת הצירופית צריכות להיות תקפות בערכים הנכונים במשך tS(input) לפני עליית השעון:
tS(input)  tpd(CL)+tS
tCD במערכת הצירופית צריך להיות ארוך מ-tH של הזכרונות.

22. תיקונים לכללי התזמון CLOCK SKEW כניסות אסינכרוניות
במכונה סינכרונית לא תמיד השעון מגיע בו זמנית לכל ה-FF
צריך להאריך את מחזור השעון (להוריד תדר) על מנת לאפשר זאת
יתכן שצריך להוסיף השהיות tCD על מנת להבטיח קיום tH בכל FF
כניסות אסינכרוניות
כניסות חיצוניות עלולות לא לקיים תנאי SETUP, HOLD
FF אחד או יותר עלולים להיכנס למצב על-יציב (metastable)
יש לבנות מערכת חסינת על-יציבות.

23. תיקונים לכללי התזמון המשטר הדינאמי מחייב את קיום התנאים הבאים:
מעגל ספרתי מורכב מרכיבים צירופיים ורכיבי זיכרון מתוזמנים בלבד.
מעגל ספרתי אינו מכיל לולאות של רכיבים צירופיים. כל לולאה חייבת להכיל לפחות רכיב זיכרון מתוזמן אחד.
מחזור השעון ארוך מספיק על מנת לספק את דרישות הזמן של כל הרכיבים.
בכל הכניסות, הרמות הלוגיות תהיינה יציבות למשך זמן מספיק.