1. مدار منطقی به نام یگانه مهندس هستی مهدی قدیری Mahdi_ghadiri@yahoo.com
logic circuit 4

2. فصل سوم
ساده سازی سطح گیت
logic circuit 4

3. ساده سازی سطح گیت
در جبر بول تشخیص قدم بعدی مشکل است لذا ساده سازی بولی با سعی و خطا همراه است
یک روش جایگزین: جدول کارنو Karnaugh
جدول کارنو را می توان به عنوان معادل گرافیکی جدول درستی در نظر گرفت. y’ y y 1 x m0 m1 x’ m2 m3 x 1
Two-variable map
logic circuit 4

4. جدول کارنوی سه متغیره
جدول کارنو دارای 4 ، 8 یا 16 خانه ( n متغیر 2n خانه) می باشد.
هر دو خانه مجاور تنها در یک متغیر تفاوت دارند.
لذا می توان با استفاده از قوانین جبر بول مجموع آنها را ساده کرد.
logic circuit 4

5. جدول کارنوی دو متغیره y y x x y y y y x x x x
logic circuit 4

6. قواعد ساده سازی به کمک جدول کارنو
یک های مجاور را طوری دسته بندی می کنیم که بزرگترین دسته ممکن 2m تایی را ایجاد نماید مثلا 1 ، 2 ، 4 ، 8 و ....
تعداد اعضای دسته حداکثر و تعداد دسته ها حداقل باشد.
اضلاع چپ و راست با یکدیگر و اضلاع بالا و پایین با یکدیگر مجاور می باشند.
دسته بندی را زمانی ادامه می دهیم که کلیه یک ها حداقل در یک دسته بندی قرار گرفته باشند.
اشتراک یک ها در چند دسته بلااشکال است.
در هر دسته متغیرهایی را که در همه اعضای دسته مشترک می باشند را نوشته و بین آنها علامت ضرب می گذاریم. ( اگر تنها یک متغیر باشد فقط همان متغیر را می نویسیم.)
بین جملات هر دسته که در مرحله قبل بدست آمد عمل جمع قرار می دهیم.
logic circuit 4

7. جدول کارنوی دو متغیره y y y y x x x x
logic circuit 4

8. جدول کارنوی سه متغیره
مثال 1
logic circuit 4

9. جدول کارنوی سه متغیره
مثال 2 m0 m1 m3 m2 m4 m5 m7 m6
logic circuit 4

10. جدول کارنوی سه متغیره
مثال 3 m0 m1 m3 m2 m4 m5 m7 m6
logic circuit 4

11. جدول کارنوی سه متغیره مثال 4 فرض کنید:
F را به صورت مجموع مینترمها بیان کنید.
سپس با استفاده از جدول کارنو نتیجه را ساده کنید.
logic circuit 4

12. جدول کارنوی سه متغیره (ادامه مثال 4)m0 m1 m3 m2 m4 m5 m7 m6
logic circuit 4

13. جدول کارنوی سه متغیره: مشاهدات
یک مربع نشان دهنده یک مینترم است ← یک ترم سه متغیره
دو مربع همسایه ← یک ترم دو متغیره
چهار مربع همسایه ← یک ترم یک متغیره
هشت مربع همسایه ← تابع همیشه یک
البته در جدول کارنوی سه متغیره
logic circuit 4

14. جدول کارنوی چهار متغیره
logic circuit 4

15. جدول کارنوی چهار متغیره
F(w,x,y,z) = S(0,1,2,4,5,6,8,9,12,13,14)
مثال 5 1
logic circuit 4

16. جدول کارنوی چهار متغیره
Simplify F(A,B,C,D) =
مثال 6
logic circuit 4

17. جدول کارنوی چهار متغیره
یک مربع نشان دهنده یک مینترم است ← یک ترم چهار متغیره
دو مربع همسایه ← یک ترم سه متغیره
چهار مربع همسایه ← یک ترم دو متغیره
هشت مربع همسایه ← یک ترم یک متغیره
شانزده مربع همسایه ← تابع همیشه یک
البته در جدول کارنوی چهار متغیره
logic circuit 4

18. SOP و POS تابع را به دو صورت زیر ساده کنید:
تابع را به دو صورت زیر ساده کنید:
sum of products (b) product of sums
ازترکیب یکها داریم:
ازترکیب صفرها داریم:
سپس مکمل می گیریم:
logic circuit 4

19. پیاده سازی SOP و POS SUM OF PRODUCT (SOP) PRODUCT OF SUM (POS)
logic circuit 4

20. شرایط بی اهمیت (don’t care)
ممکن است برای بعضی از ترکیبات ورودی ها خروجی تابع مشخص نباشد. لذا مقدار بعضی از مینترمها مشخص نیست.
مینترمهایی که مقدار آنها مشخص نیست را don’t care می نامند. یعنی اهمیتی ندارد که خروجی تابع در این مینترم برابر 0 است یا 1.
مقادیر مینترمهای بی اهمیت در جدول کارنا با x نشان داده می شوند.
بسته به شرایط مقدار مینترم را می توانیم 0 یا 1 فرض کنیم.
وجود شرایط بی اهمیت نشان دهنده مقدار درجه آزادی موجود در طراحی مدار است و نقش مهمی در ساده سازی مدارات دیجیتال بازی می کنند.
logic circuit 4

21. شرایط بی اهمیت
مثال: تابع زیر را ساده کنید.
logic circuit 4

22. پیاده سازی فقط NAND Example: INVERT-OR NAND NAND-OR gates
2-level NAND gates
logic circuit 4

23. پیاده سازی فقط NAND
logic circuit 4

24. پیاده سازی AND-OR-INVERT
logic circuit 4

25. پیاده سازی OR-AND-INVERT
logic circuit 4

26. گیت XOR (EXCLUSIVE-OR)
logic circuit 4

27. زبان توصیف سخت افزاری Verilog
Verilog یک زبان HDL (Hardware Description Language) است که سخت افزار را به صورت متنی توصیف می کند.
توابع بولی، دیاگرامهای دیجیتالی و مدارات پیچیده سخت افزاری را می توان توسط Verilog مدل کرد و شبیه سازی نمود.
کاربردها:
شبیه سازی دیجیتالی: شبیه سازی ساختمان و رفتار یک سیستم دیجیتالی.
یک شبیه ساز کد HDL را ترجمه کرده و مقادیر خروجیها را بر اساس مقادیر ورودیها و ساختار مدار یا سیستم دیجیتالی مشخص می کند.
لذا می توان قبل از ساخت مدار آنرا آزمایش کرد و خطا ها را رفع نمود.
سنتز دیجیتالی: به پروسه پیدا کردن لیست قطعات (ترانزیستورها یا گیتها) و نحوه ارتباط آنها از روی توصیف HDL یک سیستم دیجیتالی سنتز گفته می شود.
logic circuit 4

28. یک مثال ساده module smpl_circuit(A,B,C,x,y); input A,B,C; output x,y;
wire e;
and g1(e,A,B);
not g2(y, C);
or g3(x,e,y);
endmodule
port list
logic circuit 4

29. تاخیر //HDL Example 3-2 //---------------------------------
//Description of circuit with delay
module circuit_with_delay (A,B,C,x,y);
input A,B,C;
output x,y;
wire e;
and #(30) g1(e,A,B);
or #(20) g3(x,e,y);
not #(10) g2(y,C);
endmodule
logic circuit 4

30. Stimulus to a design: test bench
//HDL Example 3-3 //
//Stimulus for simple circuit
module stimcrct;
reg A,B,C;
wire x,y;
circuit_with_delay cwd(A,B,C,x,y);
initial
begin
A = 1'b0; B = 1'b0; C = 1'b0;
#100
A = 1'b1; B = 1'b1; C = 1'b1;
#100 $finish;
end
endmodule
logic circuit 4

31. خروجی شبیه سازی
logic circuit 4

32. جبر بولی در HDL //HDL Example //------------------------------
//Circuit specified with Boolean equations
module circuit_bln (x,y,A,B,C,D);
input A,B,C,D;
output x,y;
assign x = A | (B & C) | (~B & D);
assign y = (~B & C) | (B & ~C & ~D);
endmodule
logic circuit 4