1. ARHITEKTURA NA RAZINI LOGIČKIH SKLOPOVA
Sven Gotovac

2. Zadatak
Projektirati procesor sukladno razmatranjima u prethodnom poglavlju!
Potrebno je realizirati:
Registre
Veze među njima

3. Registri Realizacija pomoću D-bistabila
Realizacija pomoću D-bistabila i sklopa s tri stanja

4. Izvedba registara opće namjene i veza s ALU

5. Jednosabirnička arhitektura

6. Jednosabirnička arhitektura

7. Dohvat naredbe – 1. takt Sadržaj PC na internu sabirnicu GPC
Upis u MA clkMA
Inkrementirati preko ALU sadržaj sabirnice INC4
Rezultat upisati u C clkC

8. Dohvat naredbe – 2. takt Sadržaj MA na vanjsku adresnu sabirnicu GMA
Narediti memoriji READ
Upis u MD s podatkovne sabirnice clkMD2
Inkrementirani PC iz C na internu sabirnicu GC
Sadržaj s interne sabirnice upisati u PC clkPC

9. Dohvat naredbe – 3. takt Sadržaj MD na internu sabirnicu GMD1
Sadržaj s interne sabirnice (naredbu) upisati u IR clkIR

10. Izvođenje naredbe ADD – 4. takt
Sadržaj prvog operanda R0 na internu sabirnicu GR0
Sadržaj s interne sabirnice (1. operand) upisati u privremeni spremnik A clkA
ADD R31,R0,R1

11. Izvođenje naredbe ADD – 5. takt
Sadržaj drugog operanda R1 na internu sabirnicu GR0 te na ulaz B ALU
Narediti ALU zbrajanje ADD
Rezultat s izlaza ALU upisati u privremeni spremnik C clkC
ADD R31,R0,R1

12. Izvođenje naredbe ADD – 6. takt
Sadržaj privremenog spremnika C (rezultat) na internu sabirnicu GC
Rezultat s interne sabirnice upisati u odredišni spremnik R31 clkR31
ADD R31,R0,R1

13. Izvođenje naredbe ADDI – 4. takt
Sadržaj prvog operanda R0 na internu sabirnicu GR0
Sadržaj s interne sabirnice (1. operand) upisati u privremeni spremnik A clkA
ADDI R31,R0,4

14. Izvođenje naredbe ADDI – 5. takt
Sadržaj drugog operanda c1 iz IR na internu sabirnicu GIRc1 te na ulaz B ALU
Narediti ALU zbrajanje ADD
Rezultat s izlaza ALU upisati u privremeni spremnik C clkC
ADDI R31,R0,4

15. Izvođenje naredbe ADDI – 6. takt
Sadržaj privremenog spremnika C (rezultat) na internu sabirnicu GC
Rezultat s interne sabirnice upisati u odredišni spremnik R31 clkR31
ADDI R31,R0,4

16. Izvođenje naredbe LD – 4. takt
Sadržaj prvog operanda R0 na internu sabirnicu GR0
Sadržaj s interne sabirnice (1. operand) upisati u privremeni spremnik A clkA
LD R31,R0,4

17. Izvođenje naredbe LD – 5. takt
Sadržaj drugog operanda c1 iz IR na internu sabirnicu GIRc1 te na ulaz B ALU
Narediti ALU zbrajanje ADD
Rezultat s izlaza ALU upisati u privremeni spremnik C clkC
LD R31,R0,4

18. Izvođenje naredbe LD – 6. takt
Sadržaj privremenog spremnika C (rezultat) na internu sabirnicu GC
Rezultat s interne sabirnice upisati u adresni spremnik MA clkMA
LD R31,R0,4

19. Izvođenje naredbe LD – 7. takt
Sadržaj MA postaviti na vanjsku adresnu sabirnicu GMA
Narediti memoriji READ
Upis podatka u MD s podatkovne sabirnice clkMD2
LD R31,R0,4

20. Izvođenje naredbe LD – 8. takt
Sadržaj MD na internu sabirnicu GMD1
Sadržaj s interne sabirnice (podatak) upisati u odredišni spremnik R31 clkR31
LD R31,R0,4

21. Izvođenje naredbe ST – 7. takt
Sadržaj R31 (podataka) postaviti na internu sabirnicu GR31
Upis podatka u MD s interne sabirnice clkMD1
ST R31,R0,4

22. Izvođenje naredbe ST – 8. takt
Sadržaj MA postaviti na vanjsku adresnu sabirnicu GMA
Podatka iz MD na vanjsku podatkovnu sabirnicu GMD2
Narediti memoriji WRITE (upis podatka u memoriju)
ST R31,R0,4

23. Instrukcijski registar
Aritmetičke i logičke operacije: ADD, SUB, AND, … 31 27 26 22 21 17 16 12 11
Op. kod ra rb rc
xxx
Aritmetičke i logičke operacije s konstantom: ADDI, ANDI, …
Naredbe za prijenos podataka: LD, ST 31 27 26 22 21 17 16
Op. kod ra rb C1
Upis konstante u spremnik: LA
Naredbe za uvjetno, relativno grananje: BRPL, BRMI, BRZ, BRNZ 31 27 26 22 21
Op. kod ra C2
Naredbe za bezuvjetno relativno grananje: BR 31 27 26
Op. kod C3

24. Upravljanje registrima Signali - clkRx i GRx

25. Upravljanje registrima Signali - clkRx i GRx Takt T4

26. Upravljanje registrima Signali - clkRx i GRx Takt T5

27. Upravljanje registrima Signali - clkRx i GRx Takt T6

28. ALU Dohvat konstante iz IR ULAZ B Op. kod ra rb C1 = 4 1 1 1 1 1 1 1 131 27 26 22 21 17 16 1 1 1 1 1 1 1 1 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1
ULAZ B
ALU

29. ALU Dohvat konstante iz IR ULAZ B Op. kod ra rb C1 = -4 1 1 1 1 1 1 131 27 26 22 21 17 16 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
ULAZ B
ALU

30. ALU Dohvat konstante iz IR ULAZ B Op. kod ra rb C1 = 4 1 1 1 1 1 1 1 131 27 26 22 21 17 16 1 1 1 1 1 1 1 1 1
ULAZ B
ALU

31. ALU Dohvat konstante iz IR ULAZ B Op. kod ra rb C1 = -4 1 1 1 1 1 1 131 27 26 22 21 17 16 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
ULAZ B
ALU

32. Instrukcijski registar31 27 26 22 21 17 16
Op. kod ra rb C1
Aritmetičke i logičke operacije s konstantom: ADDI, ANDI, …
Naredbe za prijenos podataka: LD, ST C2
Upis konstante u spremnik: LA
Naredbe za uvjetno, relativno grananje: BRPL, BRMI, BRZ, BRNZ C3
Naredbe za bezuvjetno relativno grananje: BR

33. Instrukcijski registar
Aritmetičke i logičke operacije s konstantom: ADDI, ANDI, …
Naredbe za prijenos podataka: LD, ST 31 27 26 22 21 17 16
Op. kod ra rb C1
Upis konstante u spremnik: LA
Naredbe za uvjetno, relativno grananje: BRPL, BRMI, BRZ, BRNZ 31 27 26 22 21
Op. kod ra C2
Naredbe za bezuvjetno relativno grananje: BR 31 27 26
Op. kod C3

34. Pristup memoriji

35. Izračun uvjeta

36. Upravljačka logika
Upravljačka jedinica ima zadatak generirati upravljačke signale u ispravnom redosljedu (sekvenci)
Upravljački signali ovise o:
Vremenskom koraku Ti
Operacijskom kodu naredbe (za korake različite T0, T1 i T2) ….
Komponente upravljačke jedinice su:
Generator vremenskih stanja (time state generator)
Dekoder naredbi (instruction decoder)
Kombinacijska logika za generiranje upravljačkih signala

37. Sklopovi upravljačke logike
Instrukcijski registar
op. kod. 5
Dekoder
ADD
SUB
. . . LD T T 1
oscilator T 2
Brojilo
Dekoder
. . . T 4
. . .
. . .
. . . T n – 1
. . .
. . .
. . .
Reset
. . .
Rout
PCout
ADD
PCin
Gra
GMA
Upravljački signali

38. Sintetiziranje upravljačkih signala
PCout, MAin, Inc4, Cin
Cout, PCin, Read
MDout, IRin
Korak
Upravljačka sekvenca
add
Upravlj. sekvenca
Grb, Rout, Ain
Grc, Rout, ADD, Cin
Cout, Gra, Rin, Reset
T3.
T4.
T5.
Korak
Korak
Upravlj. sekvenca
Grb, Rout, Ain
c2out, ADD, Cin
Cout, Gra, Rin, Reset
T3.
T4.
T5.
addi
Korak
Upravlj. sekvenca
Grb, BAout, Ain
c2out, ADD, Cin
Cout, MAin
Gra, Rout, MDin, Write
Reset
T3.
T4.
T5.
T6.
T7. st
Proces projektiranja
Češljanje cjelovitog skupa upravljačkih sekvenci
Pronalaženje svih događanja za svaki upravljački signal
Pisanje jednadžbe koja opisuje signal
Primjer: Gra = T5·(add + addi) + T6·st +...

39. Sintetiziranje upravljačkih signala
Gra = T5·(add + addi) + T6·st +... G r a T 5 6 st d i
. . .