1. FTFC’03 Comparaison des logiques différentielles à faible consommation et à amplitude réduite Jean-Didier Legat Université catholique de Louvain Laboratoire de Microélectronique Louvain-la-Neuve Belgique

2. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique2 Introduction Introduction t Signal t Avantage Vitesse Désavantages Augmentation de la complexité du circuit Doublement des interconnexions Mise en œuvre parfois critique

3. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique3 Logique différentielle DCVS (DIfferential Cascode Voltage Switch Logic) Log. diff.

4. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique4 Circuit de référence DCVS – Additionneur statique Log. diff.

5. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique5 Logique en mode de courant CML (« Current Mode Logic ») DyCML

6. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique6 DyCML (1/3) Porte DyCML (Dynamic CML) DyCML

7. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique7 DyCML (2/3) Circuit d’auto synchronisation DyCML

8. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique8 DyCML (3/3) Simulation d’un additionneur 8 bits DyCML

9. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique9 SC 2 L SC 2 L Short-Circuit Current Logic (1/2) Porte et son circuit d’auto synchronisation

10. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique10 SC 2 L (2/2) Simulation d’un additionneur 8 bits SC 2 L

11. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique11 CPCL Clock-Pulse Control Logic (1/2) Porte et son circuit d’auto synchronisation CPCL

12. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique12 CPCL (2/2) Simulation d’un additionneur 8 bits CPCL

13. Introduction Log. diff. DyCML SC 2 L CPCL Conclusions FTFC’03 15 mai 2003Laboratoire de Microélectronique13 Conclusions Conclusions