1. 數位電路實驗 潘欣泰

2. 課程大綱 Introduction of Verilog-HDL Verilog HDL 設計模擬 (PC) FPGA 專題實驗 — 實驗模組 3 to 8 解碼器 除頻器 （ divider) BCD- 七段顯示解碼器實驗 兩位元動態掃描七段顯示器 4X4 矩陣鍵盤實驗 乘法器

3. 教材 自編投影片為主 參考書籍 Verilog HDL: a guide to digital design and synthesis, Palnitkar, Samir, 全華圖書代理 Verilog 硬體描述語言數位電路，鄭信源，儒林圖書 M. Morris Mano, Digital Design, 滄海圖書 David R. Smith & Paul D. Franzon, Verilog Styles for Synthesis of Digital Systems, 全華圖書代理 William Kleitz, “Digital Electronics - A Practical Approach”, Pearson Education Inc., 高立圖書代理 Bob Zeidman, Verilog Designer’s Library, 全華圖書代理

4. 評分標準 實做 60%( 含實驗報告） 期中考 20% 期末考 20%