1. USB OTG 晶片設計 指導教授 : 詹景裕 教授 研究生 : 柳彥祺 國立台灣海洋大學 資訊工程所

2. Outline 緒論 USB 系統簡介 USB OTG 傳輸協定 USB OTG 晶片設計 USB OTG 晶片實作 未來展望 國立台灣海洋大學 資訊工程所

3. 緒論 USB 的優點在於低廉易建置，缺點 USB 採用主 從式架構 (Master/slave system) ，所有週邊裝置 都要靠單一主控端 (PC) 。 USB-IF 2001 年 12 月公佈 USB 2.0 On-The-Go (OTG) 補充版 新增雙重角色裝置 (Dual-role Device) 及 HNP (Host Negotiation Protocol) 、 SRP (Session Request Protocol) 兩種協定，使 USB 可以任意替換主控端 (Host) 和週邊端 (Peripheral) 的角色 國立台灣海洋大學 資訊工程所

4. 緒論 本文從 USB 1.1 規格設計起，進而設計並實 作 USB 1.1 SIE (Serial Interface Engine) 、 I2C 、 USB 1.1control 、 UTMI (USB 2.0 Transceiver Macrocell Interface) 、 UTMI+ 、 OTG 最後成為一顆整合式 USB 1.1 OTG 晶 片。 國立台灣海洋大學 資訊工程所

5. USB 系統簡介 USB OTG 定義新的連接 器插座，這些迷你型接 頭 (mini) 內建為五根接 腳，傳統 USB 為四根接 腳，第五根接腳為 ID pin 。 當 ID 接地時表示為主控 端，稱 A-device ，浮接 方式表示設備端稱 B- device 。 國立台灣海洋大學 資訊工程所

6. USB OTG 傳輸協定 USB OTG 主要功能針對攜帶型裝置，為了降低 功率損耗， USB OTG 裝置可以將 VBUS 關掉， 以節省電源。 USB OTG 定義 SRP 機制，使 USB OTG 裝置可以 主動請求重新啟動 VBUS ，展開新的通訊連線 (Session) 。 當兩個 USB OTG 裝置連接時，由上述可知如何 辦別主控端及設備端。假如想交換角色，必須 經由 HNP 機制才可進行交換角色。 國立台灣海洋大學 資訊工程所

7. USB OTG 晶片設計 本文 USB OTG 晶片設計採用由上而下之設計方法， 以 USB 1.1 為基礎架構，往外延伸增加模組，使用 硬體描述語言 (Verilog HDL) 完成各模組電路設計。 本文將 USB OTG 晶片分成七個模組 。 國立台灣海洋大學 資訊工程所

8. USB OTG 晶片設計 USB OTG Chip Architecture 國立台灣海洋大學 資訊工程所

9. USB OTG 晶片實作 實作部份先以 Verilog 撰寫，完成電 路設計並經 RTL 模擬無誤後，以 Synopsys 公司之 FPGA Compiler П 完成電路合成 (synthesis) ，經 ALTERA 公司之 Quartus II 完成 FPGA 繞線。輸出所對應之 Verilog 程式碼。 再以 Model Technology Inc 公司之 ModelSim 進行模擬，其結果無誤。 配合 Altera 公司的可程式陣列閘 (FPGA) Apex 20K400 EBC1-X 並配 合 Philips ISP1301 ，完成 USB OTG 晶片功能驗證。 國立台灣海洋大學 資訊工程所

10. USB OTG 晶片實作 FPGA 之實體驗證圖 國立台灣海洋大學 資訊工程所

11. USB OTG 晶片實作 FPGA CATC 實體驗證圖 國立台灣海洋大學 資訊工程所

12. USB OTG 晶片實作 ASIC 設計方面本晶片之製作參照國家晶片系統 設計中心 (CIC) 之 Cell Based IC Design 流程，使 用 CIC 提供之 TSMC 0.35 μm cell library 並用 Synopsys 公司之 Design Compiler 完成電路合成 與 Synopsys DFT compiler 建立 Scan Chain 。 佈局 (layout) 使用 Synopsys 公司 Astro 軟體完成。 DRC/ERC 及 LVS 則以 Dracula 軟體完成驗證。最 後使用 ModelSim 軟體 TimeMill 軟體完成佈局後 模擬 (Post-Layout simulation) ，並用 PowerMill 預 估所消耗的功率。 國立台灣海洋大學 資訊工程所

13. USB OTG 晶片實作 晶片特性規格列表 USB OTG 晶片 Layout 圖 Technology0.35um 2P4M Max. frequency48.1 MHz Power dissipation16.081 mW I/Oasynchronous Die size (with DFT; without I/O pad) 2.255×2.255 mm 2 Chip size (with DFT and I/O pad) 3.083×3.083 mm 2 Average # of clock cycles 160 國立台灣海洋大學 資訊工程所

14. 未來展望 本文完成 USB OTG 晶片，亦即已具有主 控端與設備端 USB 裝置。 本 USB OTG 晶片可由外部控制器如 8051 和 ARM 進行 ROM 控制，完成使用者所需 USB OTG 裝置，如隨身碟、 PDA (Personal Digital Assistant) 與數位相機。 OTG Software 規劃設計用於 Embedded System 國立台灣海洋大學 資訊工程所