Presentation is loading. Please wait.

Presentation is loading. Please wait.

Assignment 7  參考 Verilog_Numbers_Displays.pdf ，並完成實驗。

Published byGarey Brooks Modified over 9 years ago

Similar presentations

Presentation on theme: "Assignment 7  參考 Verilog_Numbers_Displays.pdf ，並完成實驗。"— Presentation transcript:

1 Assignment 7  參考 Verilog_Numbers_Displays.pdf ，並完成實驗。

2 BCD Conversion Binary to d1 d1d2 Binary to d2 SEG7_LUT 1 SEG7_LUT 2 v[3:0] v[0:3] v[3:0] d1[3:0] d2[3:0] oSEG[6:0]

3 參考： SEG7_LUT Module module SEG7_LUT(oSEG,iDIG); input[3:0]iDIG; output[6:0]oSEG; reg[6:0]oSEG; always @(iDIG) begin case(iDIG) 4'h1: oSEG = 7'b1111001;// ---t---- 4'h2: oSEG = 7'b0100100; // | | 4'h3: oSEG = 7'b0110000; // lt rt 4'h4: oSEG = 7'b0011001; // | | 4'h5: oSEG = 7'b0010010; // ---m---- 4'h6: oSEG = 7'b0000010; // | | 4'h7: oSEG = 7'b1111000; // lb rb 4'h8: oSEG = 7'b0000000; // | | 4'h9: oSEG = 7'b0011000; // ---b---- 4'ha: oSEG = 7'b0001000; 4'hb: oSEG = 7'b0000011; 4'hc: oSEG = 7'b1000110; 4'hd: oSEG = 7'b0100001; 4'he: oSEG = 7'b0000110; 4'hf: oSEG = 7'b0001110; 4'h0: oSEG = 7'b1000000; endcase end endmodule

4 注意一： Device Assignment

5 注意二： Pin Assignment oHEX0_D[0]LocationPIN_AE8Yes oHEX0_D[1]LocationPIN_AF9Yes oHEX0_D[2]LocationPIN_AH9Yes oHEX0_D[3]LocationPIN_AD10Yes oHEX0_D[4]LocationPIN_AF10Yes oHEX0_D[5]LocationPIN_AD11Yes oHEX0_D[6]LocationPIN_AD12Yes oHEX0_DPLocationPIN_AF12Yes oHEX1_D[0]LocationPIN_AG13Yes oHEX1_D[1]LocationPIN_AE16Yes oHEX1_D[2]LocationPIN_AF16Yes oHEX1_D[3]LocationPIN_AG16Yes oHEX1_D[4]LocationPIN_AE17Yes oHEX1_D[5]LocationPIN_AF17Yes oHEX1_D[6]LocationPIN_AD17Yes oHEX1_DPLocationPIN_AC17Yes

6 注意二： Pin Assignment iSW[0]LocationPIN_AA23Yes iSW[1]LocationPIN_AB26Yes iSW[2]LocationPIN_AB25Yes iSW[3]LocationPIN_AC27Yes

Download ppt "Assignment 7  參考 Verilog_Numbers_Displays.pdf ，並完成實驗。"

Similar presentations

2’s Complement 4-Bit Saturator

2’s Complement 4-Bit Saturator
Verilog in transistor level using Microwind

Verilog in transistor level using Microwind
CPSC 321 Computer Architecture Andreas Klappenecker

CPSC 321 Computer Architecture Andreas Klappenecker
//HDL Example 4-10 // //Gate-level description of circuit of Fig. 4-2 module analysis (A,B,C,F1,F2); input.

//HDL Example 4-10 // //Gate-level description of circuit of Fig. 4-2 module analysis (A,B,C,F1,F2); input.
Verilog.

Verilog.
SYEN 3330 Digital SystemsJung H. Kim Chapter 4-3 1 SYEN 3330 Digital Systems Chapters 4 – Part3: Verilog – Part 1.

SYEN 3330 Digital SystemsJung H. Kim Chapter SYEN 3330 Digital Systems Chapters 4 – Part3: Verilog – Part 1.
Case Study VLSI 系統設計與高階合成. + + +           + : delay : multiplier: adder … + + + + + … + … … FIR Filter tap=4 IIR Case - Filter (1/8)

Case Study VLSI 系統設計與高階合成           + : delay : multiplier: adder … … + … … FIR Filter tap=4 IIR Case - Filter (1/8)
//HDL Example 5-1 //-------------------------------------- //Description of D latch (See Fig.5-6) module D_latch (Q,D,control); output Q; input.

//HDL Example 5-1 // //Description of D latch (See Fig.5-6) module D_latch (Q,D,control); output Q; input.
FSM Revisit Synchronous sequential circuit can be drawn like below  These are called FSMs  Super-important in digital circuit design FSM is composed.

FSM Revisit Synchronous sequential circuit can be drawn like below  These are called FSMs  Super-important in digital circuit design FSM is composed.
//HDL Example 6-1 //--------------------- //Behavioral description of //Universal shift register // Fig. 6-7 and Table 6-3 module shftreg.

//HDL Example 6-1 // //Behavioral description of //Universal shift register // Fig. 6-7 and Table 6-3 module shftreg.
If H is the subgroup in Z 12, then H2 = (a) 5(b) 14 (c) {3, 6, 9, 0}  {2}(d) {5, 8, 11, 2} (e) {5, 6, 9, 0}(f) {3, 2, 5}

If H is the subgroup in Z 12, then H2 = (a) 5(b) 14 (c) {3, 6, 9, 0}  {2}(d) {5, 8, 11, 2} (e) {5, 6, 9, 0}(f) {3, 2, 5}
Unit 1 My schoolbag A Let's learn This is my schoolbag.

Unit 1 My schoolbag A Let's learn This is my schoolbag.
高大網頁競賽評鑑 量表改良 Yu-Hui Tao 2011/4/27. 目地是甚麼 ? 1. 世界網路大學排名 2. 校務評鑑.

高大網頁競賽評鑑 量表改良 Yu-Hui Tao 2011/4/27. 目地是甚麼 ? 1. 世界網路大學排名 2. 校務評鑑.
倫理準則：機密性. Confidentiality By: Angela Lo. 倫理準則：機密性. Confidentiality 醫護人員有更多的機會接觸病患的隱私。 隱私包括兩方面︰一是病患的身體，另一 是有關病患的機密的訊息。 醫護人員有更多的機會接觸病患的隱私。 隱私包括兩方面︰一是病患的身體，另一.

倫理準則：機密性. Confidentiality By: Angela Lo. 倫理準則：機密性. Confidentiality 醫護人員有更多的機會接觸病患的隱私。 隱私包括兩方面︰一是病患的身體，另一 是有關病患的機密的訊息。 醫護人員有更多的機會接觸病患的隱私。 隱私包括兩方面︰一是病患的身體，另一.
96 學年度日間部四技 英語能力測驗 外語中心 Foreign Language Center.  英語學習進路圖  測驗目的  測驗時間及方式  缺考影響及補考  測驗後補救教學  級別調整 大綱.

96 學年度日間部四技 英語能力測驗 外語中心 Foreign Language Center.  英語學習進路圖  測驗目的  測驗時間及方式  缺考影響及補考  測驗後補救教學  級別調整 大綱.
將電路版上振盪電路的輸出頻率，依需求除頻 本實驗將實作除2、4、8，並以LED燈顯示

將電路版上振盪電路的輸出頻率，依需求除頻 本實驗將實作除2、4、8，並以LED燈顯示
程式語言實習 - JAVA Class1 1. 介紹 Java 編寫、編譯、執行 2. 請同學完成作業二.

程式語言實習 - JAVA Class1 1. 介紹 Java 編寫、編譯、執行 2. 請同學完成作業二.
Introduction to Verilog (Behavioral Modeling). Agenda Gate Delays and User-Defined Primitives Behavioral Modeling Design Examples Hands-on Practice.

Introduction to Verilog (Behavioral Modeling). Agenda Gate Delays and User-Defined Primitives Behavioral Modeling Design Examples Hands-on Practice.
我的職業興趣 國立宜蘭大學 楊淳皓老師

我的職業興趣 國立宜蘭大學 楊淳皓老師
Code Converters Module M7.1 Section 6.5. Code Converters Binary-to-BCD Converters ABEL TRUTH_TABLE Command.

Code Converters Module M7.1 Section 6.5. Code Converters Binary-to-BCD Converters ABEL TRUTH_TABLE Command.

Similar presentations

Ads by Google