Download presentation
Presentation is loading. Please wait.
Published byCarol Day Modified over 9 years ago
1
EMLAB 1 Chapter 11. Operational- Amplifier Circuits
2
EMLAB 2 1.Introduction 2.The Two-Stage CMOS Op Amp 3.The Folded-Cascode CMOS Op Amp 4.The 741 Op-Amp Circuit 5.DC Analysis of the 741 6.Small-Signal Analysis of the 741 7.Gain, Frequency Response, and Slew Rate of the 741 8.Modern Techniques for the Design of BJT Op Amps Contents
3
EMLAB 3 Introduction 1.CMOS 및 bipolar op-amp 에 대해 알아봄. 2.CMOS op-amp 는 독립적인 용도 외에 IC 의 구성 block 으로 사용됨. 3.CMOS op-amp 가 sub-system 인 경우 chip-terminal 에 연결할 필요가 없어서 output stage 가 필요 없는 경 우 많음. 정전기로부터 보호할 필요가 없어서 단자에 clamping diode 붙일 필요가 없음. 4. 범용 용도로는 bipolar op-amp 가 흔히 쓰임
4
EMLAB 4 1. The Two-Stage CMOS Op Amp Figure 11.1 The basic two-stage CMOS op-amp configuration. Frequency compensation Output DC offset = 0
5
EMLAB 5 Figure 11.2 Small-signal equivalent circuit for the op amp in Fig. 11.1. 1.3 Voltage Gain Mid band gain
6
EMLAB 6 1.4 Common-Mode Rejection Ratio (CMRR) The CMRR of the two-stage op amp of Fig. 11.1 is determined by the first stage.
7
EMLAB D2D2 D6D6 D 2 node : D 6 node : 7 1.5 Frequency Response
8
EMLAB 8 Miller’s effect
9
EMLAB 9 Simplified equivalent circuit 안정도를 위해 f t 가 f P2, f Z 보다 작아야 함. Gain bandwidth product
10
EMLAB 10 1.6 Slew rate (SR) 입력 전압이 큰 경우 differential pair 중 트랜지스터 1 개는 완전히 꺼지 고 전류는 나머지 한쪽으로만 흐르게 됨. Q 4 는 saturation 되어 0 V 에 가깝고 current source 와 등가가 됨. 이 경우 op-amp 는 이상적인 적분기로 모델링 가능 안정도를 위해 붙인 C C 로 인해 출력 전압이 증가하는 속도가 제한됨.
11
EMLAB 11 Relationship Between SR and f t
12
EMLAB 12 2. The Folded-cascode CMOS Op Amp 전압 이득을 더욱 올리고, 주파수 대역폭을 늘리기 위해 cascode 증폭기 형태로 만듦. 증가된 cascode 증폭기의 출력 임피던스에 병렬로 연결되는 current mirror 의 출력 임피던스도 증가시켜야 함.
13
EMLAB 13 Figure 10.9 A more complete circuit for the folded-cascode CMOS amplifier of Fig. 10.8.
14
EMLAB 14 2.6 Increasing the Input Common-Mode Range: Rail-to-Rail Input Operation Q 1, Q 2, Q 3, Q 4 모두 on 일 때
15
EMLAB 15 3. The 741 Op-Amp Circuit Short circuit protection circuit Class AB output stage DC bias circuit
16
EMLAB 16 4. DC Analysis of the 741 4.1 Reference bias current 4.2 Input stage bias Widlar current source
17
EMLAB 17
18
EMLAB 18
19
EMLAB 19 4.6 Second-Stage Bias
20
EMLAB 20 4.7 Output-Stage Bias
21
EMLAB 21 5. Small-Signal Analysis of the 741 5.1 The Input Stage
22
EMLAB 22 Output resistance Output resistance formula for Common base amp. : Figure 10.21 Small-signal equivalent circuit for the input stage of the 741 op amp.
23
EMLAB 23 5.2 The Second Stage
24
EMLAB 24 Figure 10.31 Cascading the small-signal equivalent circuits of the individual stages for the evaluation of the overall voltage gain. 6.1 Small-Signal Gain of 741
Similar presentations
© 2025 SlidePlayer.com. Inc.
All rights reserved.