1. ＦＤ カメラ・エレキ 東京工業大学大学院理工学研究科 荻尾彰一

2. カメラ

3. フィルター

4. ＸＹステージ

5. エレキ全体構成 Buffer FADC Signal Finder Track FinderCNTL. Inter-mirror trigger, External trigger, Clock VME bus Mirror PC Event builder LAN GPS SDF modules 16ch/module, 16/mirror Signal Digitizer / Finder TF module 1/mirror Track Finder Ｓｔａｔｉ ｏｎ PC PMT Pre-amp. CTD modules 1/station Central Trigger Distributor Amp

6. プリアンプ 回路図 その他

7. ケーブル PMT ‐パッチパネル間ケーブル ８芯ツイストペアケーブル、 Cat ． 6 全体シール ド 各対シール ド パッチパネル－ SDF 間ケーブ ル ４０芯ツイストペアケーブル （全体シールド） 高電圧ケーブル 同軸ケーブル（ RG-174 ／ U) HIROSE DF7- ３ EP- ３．９６ DSA

8. パッチパネル

9. ＳＤＦブロック図 First level trigger VME interface Board controller Power Buffer/ Stretcher amp. FADC 44 Data buffer Signal Finder Memory 44 ch1 Accumulator Buffer/ Stretcher amp. FADC 44 Data buffer Signal Finder Memory 44 ch16 Accumulator Buffer/ Stretcher amp. FADCData bufferMemory 44 Analog sum channel ADC SF controller VETO, External trigger

10. ＳＤＦ プロト２

11. ＴＦ ブロック図 X:16 Y:16 T Non-conditional trigger Sub matrix buffer Trigger pattern memory VME interface Power Second level trigger Board controller VETO, External trigger Trigger pulse Memory look up CTD Track Finder Hit pattern buffer Signal control Dual port memory J3 J0 CTD interface Trigger control

12. ＴＦ プロト１

13. ＣＴＤ ブロック図 CTDMirror 1Mirror 2Mirror N External cables VME interface Power Board controller Signal control TF interface VETO, External trigger Trigger pulse TF modules GPS clock control Dual port memory Trigger decision Inter-mirror trigger

14. ＣＴＤ プロト１

15. 高電圧電源  １２月中（あるいは１月早々）に落札  ３ヵ月後 ２５６ｃｈ（または５１２ｃｈ）完成 ２５６ｃｈ＝ VME ９ U １クレート分の大 きさ １ボード＝１６ｃｈ  ２月からの明野試験には旧システムを使う

16. Ｊ３ バックプレーン

17. 全体工程表 20042005 Oct.Nov.Dec.Jan.Feb.Mar. SDF phase 2Production/Test@ICRR/Production(1)TEST@Akeno(4)TEST@BRM(4) TF/CTD phase 1 Design ProductionTEST@TokyoTech.(1) Preamp./Patch panel/ Cables Design Production TEST@TokyoTech. (1) Camera BoxAvailable PMTsPMTs without BG3Install BG3 @TokyoTech(2) High Voltage(proto)Available Calibration SystemDesign/Production@ICRR(2)